您好!
我们将 TM4C1290用作 I2C 主设备。
数据表中的表26-48描述 了 I2CSCL/I2CSDA 下降时间最大为10ns。
我们是否应该满足该规范?
我认为这比 I2C 标准快得多。
此致、
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
您好!
我们将 TM4C1290用作 I2C 主设备。
数据表中的表26-48描述 了 I2CSCL/I2CSDA 下降时间最大为10ns。
我们是否应该满足该规范?
我认为这比 I2C 标准快得多。
此致、
您好!
10ns 下降时间规格是 TM4C 将作为主器件执行的操作。 这不是其他主器件作为从器件与 TM4C 进行通信的要求。 I2C 总线的实际时序要求取决于模式(总线速度)。 本应用手册中提供了一些更多信息: www.ti.com/.../slva695.pdf
您好!
我的理解是主 TM4C 可以驱动 SCL 和 SDA 的下降时间小于10ns。 是这样吗?
如果是、如何从从从器件读取数据? 读取数据时应用10ns?
此致、
[引用用户="Charles Tsaa"]
您好!
10ns 下降时间规格是 TM4C 将作为主器件执行的操作。 这不是其他主器件作为从器件与 TM4C 进行通信的要求。 I2C 总线的实际时序要求取决于模式(总线速度)。 本应用手册中提供了一些更多信息: www.ti.com/.../slva695.pdf
[/报价]