[参考译文] EK-TM4C1294XL：PWM 引脚上的外部 GPIO 下拉电阻

Bob、您好！

[引用 user="Bob Crosby"]向 PWM 输出添加下拉电阻器的常见原因是在器件复位时将这些引脚保持在低电平状态。[/quot]

这个问题未得到解答、为什么在诸如 UCC27714等模拟器件已经具有大得多的下拉电阻值时添加低值下拉电阻？ 似乎器件工程师对如何避免接地层上的 PWM 有类似的问题。 他们显然设计了100k - 400k 的下拉值、这是出于某种原因、我猜是为了避免电流负载 VDD 轨产生电源纹波。

[引用 user="Bob Crosby"]即使使用等效的16K 欧姆下拉电阻，开关 PWM 信号也不可能影响 ADC[/引用]

6个下拉电阻器位于 MCU (R141-R146)的正下方、并连接到 DGND 轨引脚、该引脚具有专用的单个过孔至顶部 GND 引脚。 我的问题是、PWM 直接反馈到 MCU 中、与 AGND 通过 R0隔离连接到的同一电源轨上。 即使使用广泛的 SW 滤波、所有十进制值上似乎都存在很多 LSB 滚动数字10。 R1现在为 DNP、但当连接到 AGND 平面且 R0为 DNP 时、会使滚动值问题变得更糟。   

并且有一条到 R0的直接走线(红线)、通过6个 PWM 下拉电阻器将 AGND 连接到 DGND。 我害怕删除6x 20k 下拉电阻、但认为当600V 模拟驱动器采用100-400k 下拉电阻设计时、我很傻。 为了使 ADC 具有更稳定的 AGND、移除6x 20k 下拉电阻是否谨慎？ 我再次感到困惑的是、看到 TI 工程师为同一栅极驱动器(UCC27714)添加了10k 下拉电阻、但没有解释他们为什么这么做。 他们似乎没有使用并联电阻公式、即400k/10k 更少地从 GPIO 端口下拉。 我已将 PWM 端口的压摆率设置为8mA、但没有充分理由质疑电流负载 VDD 轨。

[引用 user="Bob Crosby"] PWM 切换的负载更有可能影响 ADC。

我部分同意、但在 x6驱动器 PWM 运行后没有看到太多样本变化、仅在启动时发生变化、如下所述。 在我看来(现在)、PWM 驱动有两个战斗战线。 在数字接地上采用 x6 PWM 时的 ADC 采样 SNR、似乎应在 MCU 接地层周围避免。 只能将 ADC0设置为 x16过采样(如下所述)、因为它会以非常糟糕的方式影响 FOC 运动控制和相电流读数。  

奇怪的十进制数字漫游也发生在100、10、1的位置、100 5ms 的直流总线电压 IE 采样计数间隔内、即使禁用了 x6 PWM 引脚也是如此。 只有 GPTM0 CCP0 25kHz 盒式风扇速度控制一直被启用、并且4个引线到风扇有多个铁氧体磁珠以实现更清洁的玉米饼边沿计数。 为了使两个 LM94022的温度读数保持稳定、ADC1需要64x 过采样、TSN 0x6编码、在启用 x6 PWM 的情况下以1秒的间隔触发处理器。

ADC0似乎通过 IE 具有非常不稳定的采样点、并在100、10、1、10位小数占位符中随机循环漫游。 增大模拟分压器的电容会产生不利影响、任何大于50pF 的电压瞬变都会使 MCU 进入 BOR、即使在分压器上放置了3V3 TVS 也是如此。 由于 EK-TM4C1294XL Launch Pad 上的计数具有类似的十进制漫游、x6 PWM 下拉可能会增加现有问题。 多年来、我已经不受(忽略) ADC 计数问题的影响、即使 LM3S8971 ADC 也是如此。

由于您的问题与使用 TMS320F28027处理器的 TIDA-00778的设计有关、因此我将向该组传输此主题。

然而、问题报告围绕 EK-TM4C1294 MCU 旋转、并与另一家供应商的模拟栅极驱动器配合使用。 TIDA-00778和 UCC27714只是行业和其他 MCU 制造商如何/已经在 PWM GPIO 引脚上放置类似的下拉电阻器的示例。 问题是、1294 MCU 为什么需要在 GPIO 引脚上测量次级10k 至20k 下拉计数器。

启用 PWM 驱动时、ADC0样本似乎具有更大的随机度、这可能是不启用过采样时的典型 ADC 行为？ 这种随机数字搜索中的一些似乎是由变量的串行输出速度和报告外设引起的。 例如、在100Mbps (EMAC0)时、总线电压变量1、10的位置对于直流总线电压而言始终相当稳定。 然而、通过 GPTM6的相同变量输出(5ms)通过 UART0的 x10或50ms 间隔到 LCD 显示屏、1和10个位置是滚动数字、通常甚至100个位置可以通过计数±1看到切换。 这种切换通常出现在直流总线电压上、其中瓦特/安培是高周期性的、因此是预期的。  

我花了一些时间布置 PCB 布局、并展示了20k 电阻器放置在靠近 AGND 的位置、您认为这是除 EK-TM4C1294之外的另一个 MCU？

发布了此侧向问题、以帮助查找 TM4C1294线程的答案。

https://e2e.ti.com/support/power-management/f/196/t/931197

实际的模拟驱动器下拉电阻为100K 最小值200k 最大值。 同意移除20k 下拉电阻并保持转换率 GPIO (8mA)灌电流/拉电流似乎是安全的。 5uA 泄漏是我从未考虑过的、并被修补以更新100k、但又并行分配至50k。 似乎最好停止 ADC GNDA 的逆变器 dv/dt 入口点、只需移除源点。 隐藏的逆变器 dv/dt 会造成严重破坏、但幸运的是、DGND 比 AGND 要安静得多、它们在底部箔片上分离。 3个 SMP 降压稳压器二极管转储到0r 另一侧的 AGND、其中 AGND 变为 DGND、很惊讶它能够很好地将 MCU 与 AGND 噪声隔离。  

实际的模拟驱动器通过显示为 VIN +5V 的内部电阻器下拉灌电流/拉电流。 此外、与放置在模拟 IC 输入附近的每个 GPIO 驱动器串联的51R 滤波器应保持5uA 的泄漏电流不会进入栅极驱动器。 出于某种奇怪的原因、UCC27714会使中心驱动器 HO 输出短路。

尊敬的 Bob：

DMM 在移除之前指示为15.9k、而将200.3k 的 GPIO 引脚返回到器件规格的下端111.7k。 在电气规格中注明根据欧姆定律、TM4C 通过模拟驱动器上的111.7k 下拉电阻显示60µA μ A INJ 直流注入电流约为30µA μ A。 15.9k 在 VDD 210µV 时、逆变器直流电压可能超过60µA μ A 规格(1 μ A) 、并具有330 Ω 10瓦串联旁路接触器。 直流注入电流似乎是不在 GPIO 上与模拟栅极驱动器下拉电阻并联的低值下拉电阻的一个好原因。 移除后的 POR 期间 GPIO 引脚没有上升、表明100k 就足够了。  

我注意到 ADC 的微小改进是、在启用 PWM 的情况下、随机计数的旋转速度更低、但仍然不完全稳定。 很明显、在空闲时间内也有其他来源施加这些计数。 LCD POST 代码仅在变量发生变化时更新直流总线电压、否则会跳过更新发送。 这就是所有 LCD 变量更新的发生方式、因为它不会给 UART 带来冗余数据。 请继续困惑、当 LCD 为±2或3计数时、EMAC0似乎忽略10位置的±1计数变化。

谢谢你看这个;-)