[参考译文] TLV320AIC3254EVM-K：将TLV320AIC3204采样速率配置为>48kHz的步骤

您好，Juliana：

欢迎来到E2E，感谢您对我们的产品感兴趣！

EVM本身无法提供高于48kHz采样率的操作所需的时钟。 这是所用USB音频接口电路的限制。 为了评估具有更高采样率的器件，您需要为EVM提供外部数字音频源。 为此，您可以将外部音频时钟连接到USB-MODEVM主板的接头J14，但请考虑，为此，您需要将SW2 DIP开关的开关D4和D5设置到关闭位置。 这将使外部时钟与USB音频隔离。

miniDSP能够以高达192 KHz的采样速率运行。 请注意，为此，您需要使用前面所述的外部音频源。 miniDSP的采样速率的可用性取决于PurePath Console中使用的框架。 有关每个采样率所需的框架的详细信息，请参阅框架帮助文件。

此致，

 -Diego Mel é ndez López ñ a
  音频应用工程师

您好，Juliana：

请参阅以下评论：

1-采样速率取决于I²S Ω 时钟和数字接口，在内部，模拟信号根据配置的采样速率进行采样。 即使仅使用设备的模拟输入/输出，也应提供I²S Ω 时钟。

2-采样率限制不在器件本身，它来自USB-Audio接口IC，因此是EVM限制。

3-取决于您的系统中是否使用了n ü I²S输入和输出。

4-这取决于设备 配置和创建的处理块。 设备的数字输出将在主板的J14上传输，而模拟输出可配置为通过J6传输音频信号。

此致，

 -Diego Mel é ndez López ñ a
  音频应用工程师

您好，Juliana：

×I²S μ s时钟，对于192KHz，WCLK应具有相同的采样频率，BCLK取决于通常为32 μ s FS的数据大小。 器件的时钟配置实际上取决于不同的因素，包括选择将用作内部系统时钟源的时钟，以及miniDSP/处理块的处理要求。一般而言， 当选择所需的采样率时，时钟在PPS中自动配置。 例如，192KHz采样率的典型配置为：

• PLL打开：NADC/NDAC = 2
  • P = 1，R = 1，J = 8，D = 0
• mAdc/MDAC =8
• AOSR/DOSR = 32
• WCLK = 192KHz
• BCLK = 6.144 MHz。

此致，

 -Diego Mel é ndez López ñ a
  音频应用工程师

您好，Juliana：

首先，我想澄清一下，WCLK与LRCK是同一个时钟，只是我今天早上使用的是一个使用另一个术语来表示时钟的设备。 很抱歉混淆了。

提及50MHz规范是指MCLK时钟的最大可接受值，而不是推荐值。 对于192KHz应用程序，我建议主时钟使用音频类型时钟，如12.288 MHz或24.576 MHz。 如果这些频率不受支持，则24MHz将是良好的。 PLL实际上不支持内部时钟生成50MHz。

对于您的应用，请将192KHz时钟连接到LRCK针脚。

我提到的是PPS配置时钟，用于从已知MCLK (如12.288 MHz)进行常规器件评估。 时钟设置可在系统设置代码中找到，有关详细信息，请参阅此Wiki链接。  

此致，

 -Diego Mel é ndez López ñ a
  音频应用工程师