This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TLV320AIC23B:TLV320AIC23B配置微fon采样

Guru**** 2439030 points
Other Parts Discussed in Thread: TLV320AIC23B

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/710060/tlv320aic23b-tlv320aic23b-configuring-microfon-sampling

部件号:TLV320AIC23B

您好,

我有一个 µController连接到 TLV320AIC23B,以便适配包含立体声耳机和麦克风的耳机。 我已成功将设备配置为播放400Hz窦性波。 我将该信号反馈给麦克风输入,但我看不到任何数字输出。 我可以利用一些帮助来找出我在这里做错了什么。

解码器被配置为从属。 主时钟(MCLK )由 µController驱动,设置为12MHz,位时钟(BLCK)设置为3MHz。  LRCIN为48kHz。 我可以测量 MICP引脚处140mV RMS的400Hz信号。  MICBIAS在~2.5V DC下。

设备按照以下顺序进行配置。 这是使用I2C接口写入器件的字节序列:

0x1E,0x00
将0x00写入重置寄存器(0x0F)应会导致设备重置

0x08,0x14
将0x14写入 模拟音频路径控制(0x04)应选择麦克风作为ADC (Insel)的输入,并将DAC (DAC)侧音的输出设置为禁用。 无旁路,麦克风未增强。

0x0A,0x00
将0x00写入 数字音频路径控制(0x05)应禁用 DAC软静音(DACM)

0x10,0x01
将0x01写入 采样率控制寄存器(0x08)应禁用所有时钟分配器,并根据3.3 模式下的.2.1 表中的第3行将采样率配置为48kHz

0x0C,0x21
将0x21写入断电控制寄存器(0x06)应关闭振荡器(OSC)和线路输入(line)。

0x0E,0x01
将0x01写入数字音频接口格式寄存器(0x07)应将设备配置为从属设备(MS=0),将输入长度设置为16位(WL[1:0]=0,0), 数据格式首先是MSB,左对齐(for [1:0]=0,1)

0x12,0x01
将0x01写入 数字接口激活寄存器(0x09)应激活数字接口(Act)。

0x05,0x7f
将0x17f写入 左声道耳机音量控制寄存器(0x01)应同时将左声道和右声道(LRS)的音量值更新为+6 dB (LHV[6:0]=11.1111万11111)</s>1.1111万

0x01,0x18
将0x118写入 左线路输入通道音量控制寄存器(0x00) 应同时将左侧和右侧通道(LRS)线路输入音量更新为1.5 db (LIV[4:0]=1.1万)

结果是,我在DOUT引脚上看不到任何高级值。 我在这里做错了吗?

提前感谢大家花时间来了解这一情况。 我们高度赞赏每一条评论,想法或指针。

此致,
Torsten
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Torsten,

    您能澄清您的系统吗? 您的BCLK频率无法为我计算。 如果以48kHz运行,且字长为16位,且有2个信道,则BCLK应具有4.8万*2*16=1.536Mhz。

    此致,
    -Steve Wilson
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好,Steve,
    非常感谢您花时间来了解此事!

    我对左对齐模式的理解是,信道值的16位从Clock (LRCIN)一词的下降或上升边缘开始。 在左对齐模式下,下降或上升边缘后的前16位将被用作通道值,而到下一边缘的其余位将被忽略。 参见图3−6。 左对齐模式计时。 如果不是这样,我就不会站出来,为什么会有左右对齐模式。 因此,为了遵守这一点,我的理解是,每个高于FS * 2 *位大小的BLCK频率都应该足够。

    根据第三行3.3 .2.1 中的表格,应该有一个采样率为48 kHz (FS)和12 MHz的MLCK的配置。

    根据数字音频接口格式寄存器描述中的注释1,必须在_正常模式_中满足BCLK = MCLK/4。

    但注3表示:在USB模式下,位BCLK = MCLK。 如果我将其与3.3 中的表相关联。2.1 中的BLCK必须为12 MHz,MCLK为12 MHz,FS为48 kHz,对吗? 我将在明天尝试并提供反馈。

    我使用USB模式,因为使用的n ü µController有一个8 MHz的晶体,因此很容易产生12 MHz。

    非常感谢,
    Torsten
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我已将BCLK和MCLK现在更改为12MHz,将FS更改为48 kHz。 但DOUT仍然没有输出(针脚始终处于低位)。 该设备仍输出500Hz正弦值,该正弦值作为输入提供给DAC。

    请参阅随附的信号布局屏幕截图。 (SCLK是 位 时钟BCLK)。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    你们中的一些人在使用类似配置时是否遇到类似的问题? 我的配置是否有明显的问题? 是否有工具可以帮助我找到TLV320AIC23B的正确配置?
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    最后,我找到了问题的原因。 LRCIN _和_ LRCOUT必须是具有48kHz采样速率时钟的FET。

    感谢所有花时间阅读我的问题的人!

    此致,

    Torsten