This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TLV320ADC3120:最小 SDA 和 SCL 下降时间

Guru**** 648580 points
Other Parts Discussed in Thread: TLV320ADC3120
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/1107836/tlv320adc3120-minimum-sda-and-scl-fall-time

器件型号:TLV320ADC3120

您好!

I2C 接口的时序要求为 t_f (SDA 和 SCL 下降时间)、但我的客户系统可能不满足最低要求。 目前、它在快速模式(360kHz)下为1ns、竞争器件没有 t_f 的最小限制、因此1ns 没有问题。 对于 TLV320ADC3120、即使它也是1ns、它似乎也可以正常运行。

您能否确认我的客户是否需要调整 I2C 以 满足时序要求?

此致、
Kazuto

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Kazuto、

    仅需说明一下、3120上的标准模式没有最小值、而快速模式至少有20ns。 最佳做法是保持在规格范围内以保证正常运行。 但是、这些规格通常包含误差裕度、因此1ns 的工作原理并不奇怪。 官方而言、我无法保证1ns 的可靠性。

    此致、

    Jeff