• State Resolved
  • Locked Locked
  • Replies 1 reply
  • Subscribers 0 subscribers
  • Views 101 views
  • Users 0 members are here
Options
Options
Similar topics

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TLV320AIC3206：PLL 范围低与高

admin
Guru**** 1568665 points
Other Parts Discussed in Thread: TLV320AIC3206
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/1226167/tlv320aic3206-pll-range-low-vs-high

器件型号：TLV320AIC3206

页0/寄存器4/位 D6使您能够设置 PLL 范围

0：低 PLL 时钟范围
1：高 PLL 时钟范围

何时应将该位设置为1而不是0？

  • 0
    TI__Guru**** 1568665 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Douglas 您好、

     TLV320AIC3206提供广泛的时钟频率。 设置该位允许用户在 PLL 时钟范围的边沿扩展高"1"或低"0"界限。  

    如中所述 2.7.1 PLL：

    我希望这对您有所帮助。
    此致！
    Andrew