• State Resolved
  • Locked Locked
  • Replies 6 replies
  • Subscribers 0 subscribers
  • Views 269 views
  • Users 0 members are here
Options
Options
Similar topics

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TLV320AIC3120：进行此设置是否正确？ (使用 MCLK = 12.288MHz、ADC/DAC = 12kHz)

admin
Guru**** 1709640 points
Other Parts Discussed in Thread: TLV320AIC3120, TLV320AIC3111, TLV320AIC3100
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/1248967/tlv320aic3120-is-it-correct-to-set-this-up-use-mclk-12-288-mhz-adc-dac-12-khz

器件型号：TLV320AIC3120
主题中讨论的其他器件： TLV320AIC3111、 TLV320AIC3100

我正在尝试像这样对它进行设置。
外部输入在 FPGA 中作为 I2S 流工作。
MCLK=12.288Mhz、ADC/DAC = 12kHz

1) 1) 不使用 PLL。 那么、 我可以忽略 PLL 约束吗？

我可以使用以下设置吗？

NADC：1 / mADC：4 / AOSR：256 / ADC_FS：12 kHz

NDAC：1/MDAC ：4/AOSR：256/DAC_fs：12kHz

2) AOSR: 256,有可能吗?

2.8Mhz <= AOSR x ADC_FS <= 6.2Mhz

因此、AOSR 应为256。

3) 3) 我想使用 PRB_R4、R5、R6。 AOSR 必须是128？ 我可以使用256吗？

4) 4) 将使用具有 DRC 功能的 PRB_R25、P5。
我可以使用上面的设置吗？

FPGA 的 IP 配置为 I2S 通信、频率为256×Fs。

所以最好以设定的时钟运行。 是否可以将其与上述设置一起使用？

如果有其他更好的设置、请更正。

  • 0
    TI__Guru**** 1709640 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    你好，柏津，

    感谢您的联系。 这些是好问题。  

    我正在尝试按如下方式进行设置。
    外部输入在 FPGA 中作为 I2S 流工作。
    MCLK=12.288Mhz、ADC/DAC=12kHz [/报价]

    我知道编解码器从外部获得其 I2S 时钟(BCLK 和 WCLK)。 是这样吗？ 如果正确、则编解码器是 FPGA (I2S)总线的从器件、时钟树  可以一起忽略。  

    然而、如果编解码器是主器件、那么它将使用 PLL 为 FPGA 生成 I2S 时钟。 基于之前的帖子(((55) TLV320AIC3100：AOSR 设置-音频论坛-音频- TI E2E 支持论坛)、似乎 只有 AIC31xx 中具有 miniDSP 的器件支持256的 AOSR。

    我会忽略以下约束：  2.8Mhz <= AOSR x ADC_FS <= 6.2Mhz  和遵循数据表中列出的所需的 AOSR 值128或64。 (本文中提供的类似建议： (55) TLV320AIC3120：如何为8kHz 采样率设置 AOSR？ -音频论坛-音频- TI E2E 支持论坛)  

    如果您需要澄清其中的任何一点、请告诉我。  

    此致！
    安德鲁

  • 0
    TI__Guru**** 1709640 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    谢谢你的答复。  

    我不明白什么东西,再问一次。

    可以。 编解码器始终作为从器件工作。 I2S 的主控模块是 FPGA。

    我已经使用 FPGA 通过 I2S 在不同的编解码器中进行了测试。

    我将使用 TLV320AIC3120来进行产品开发。

    这样可以使用 TLV320AIC3120的各种功能。

    功能  MIC 输入、AGC、滤波器、模拟音量控制、PGA、 DRC 和扬声器输出  外部组件。

    ADC 处理块：PRB_R6 (资源类4、MADC x AOSR / 32 >= RC)

    DAC 处理块：PRB_P25或 P5 (资源类12或6，MDAC x DOSR / 32 >= RC)

    TLV320AIC3120的数据表显示、在某些地方它可以达到128 AOSR、在其他地方它可以达到256。 令人困惑。

    此外、PRB_R6的要求是 AOSR 128、64。

    它在 AOSR 256中是否正常工作？

    我有这样的代码。 (应用了其他类型的编解码器)

    fs = 12kHz

    MCLK=3.072Mhz (12kHz * 256)

    位= 24位

    但是、要使用 TLV320AIC3120、

    在不使用 PLL 的条件下、(忽略条件2.8Mhz <= AOSR x ADC_FS <= 6.2Mhz)

    MCLK=3.072MHz

    NADC/NDAC = 1

    MADC/MDAC = 2

    AOSR/DOSR = 128

    -->因此，ADC_FS / DAC_fS = 12 kHz

    是否可以像这样使用？

    不过、  使用 PRB 块 ，要满足 Resource 类，要满足 mAdc (MDAC) x AOSR (DOSR)/32 > RC，

    MCLK=12.288Mhz

    MADC/MDAC = 8

    AOSR/DOSR = 128

    在该配置下、它可以正常工作吗？

    总之、(DAC 的条件相同)

    1) 2.8 MHz < AOSR×ADC_FS < 6.2 MHz =>可以忽略它吗？

    2) 2) MADC×AOSR / 32≥RC =>必须满足？

  • 0
    TI__Guru**** 1709640 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的兵 津：  

    很抱歉、您对此感到困惑。  

    是。 编解码器始终作为从器件工作。 I2S 的主机是 FPGA。

    如果正确，则编解码器是 FPGA (I2S)总线的从器件，时钟树  可以一起忽略。  [/报价]

    很抱歉这里有误导性的行 编解码器时钟树的 PLL 部分(图7-33)可被忽略/旁路、这是因为当器件处于主控模式时、它被用来生成 I2S 时钟。

    在受控模式下、仍需要时钟树的其余部分为 ADC 和 DAC 运行生成内部时钟。  

    1) 2.8 MHz < AOSR×ADC_FS < 6.2 MHz =>可以忽略它吗？

    是的、您可以忽略此条件。 但是、您必须使用128或64的 AOSR。  

    "TLV320AIC3120 是其他 TLV320AIC31xx 器件的变体。 AIC3120仅限于简单的音频处理模块、而其他模块(如 TLV320AIC3111)则具有完全可编程的 Mini-DSP。

    由于型号仅使用处理块、器件限制为支持特定 AOSR 值的3个抽取滤波器。 滤波器 A 支持最高的 AOSR 速率、即128。 对于 TLV320AIC3,120,128是受支持的最高 AOSR。"  

    (来自 TLV320AIC3100：AOSR 设置-音频论坛)

    2) 2) MADC×AOSR / 32≥RC =>必须满足？

    是的、仍然必须满足该条件。

    不过、  使用 PRB 块 ，要满足 Resource 类，要满足 mAdc (MDAC) x AOSR (DOSR)/32 > RC，

    MCLK=12.288Mhz

    MADC/MDAC = 8

    AOSR/DOSR = 128

    在该配置下、它可以正常工作吗？

    [/报价]

    是的、我这个配置应该可以正常工作。

    如果需要进一步澄清、敬请告知。  

    此致！
    安德鲁

    [/quote]
  • 0
    TI__Guru**** 1709640 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    感谢您的回答。

    但是，还有一个我不理解的部分。

    数据表7.3.8指出 AIC3120完全可编程。

    我不打算使用编程、但您说 AIC3120只有一个简单的音频处理滤波器。

    哪一个说法是正确的？

    这很令人困惑、但总的来说、

    如果使用 PRB_R6、则必须使用 AOSR 128或64。 你说这吗？ 对吗？

    您是说存在256个用于不同的目的(可编程 DSP)吗？

    ----------------

    页1/寄存器7未在数据表中列出。

    下面的帖子是否正确？

    https://e2e.ti.com/support/audio-group/audio/f/audio-forum/1118314/tlv320aic3120-register-of-pga-setting-page1-register47?tisearch=e2e-sitesearch&keymatch=TLV320AIC3120%252525252520register#

    我想、数据表中有一些拼写错误。

    我是如此的困惑。

  • 0
    TI__Guru**** 1709640 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    你好，柏津，

    这些编解码器可能会很快变得非常复杂。 感谢您坚持学习本主题并提出很好的问题。 上述总结 是正确的。  

    如果使用 PRB_R6、则必须使用 AOSR 128或64。 你说这吗？ 对吗？

    • 是的、这是正确的。

    您是说存在256个用于不同的目的(可编程 DSP)吗？

    • 是的、AOSR 的全范围(1-256)可用于 miniDSP。
    • 使用 处理块(如 PRB_6)时、禁用 miniDSP。  

    AIC3120为信号处理提供两条路径、miniDSP 或处理块。

    1. 处理块
      1. 处理块提供一 组使用固定 AOSR 的预定义特性。
      2. 您从共享的表 可在此处用作参考。  
    2. miniDSP
      1. miniDSP 引擎提供了更加灵活的 AOSR 编程。  
      2. 基本上、POST 的前面部分的所有公式都是为了确保所选 AOSR 适用于 miniDSP。 如果使用处理块、则请遵循表中列出的 AOSR 和速率。    在未使用 miniDSP 时、TLV320AIC3100是一款很好的参考器件。  
      3. 您从共享的表  可在此处用作参考。  

    您会注意到、许多 AIC31xx 数据表的部分和表格都相同或略有不同、因为该系列中的每个器件都基于相同的技术。  

    下面的帖子是否正确？

    https://e2e.ti.com/support/audio-group/audio/f/audio-forum/1118314/tlv320aic3120-register-of-pga-setting-page1-register47?tisearch=e2e-sitesearch&keymatch=TLV320AIC3120%252525252520register#

    我想、数据表中有一些拼写错误。

    [/报价]

    是的、如果正确、请参阅此帖子。  不过、这很令人困惑。 我认为这种情况不是一个拼写错误。 由于中的表  < TLV320AIC3120数据表>  miniDSP 仍然正确。

    这是否有助于澄清问题？  

    此致！
    安德鲁

  • 0
    TI__Guru**** 1709640 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    谢谢 Andrew。

    我了解所涉及的内容。