你好
我们正在一个项目中使用 TAS2521、目前存在"强制"使用18.432MHz 时钟作为输入和比率 MCLK = 384*FS 的问题。
您能为我们提供正确的寄存器设置吗？
这是我们用于验证硬件是否正常运行的配置(MCLK 12.288MHz 和比率 MCLK = 256*FS)：
uint8_t sx_fa_tas2521_init_set[][2]=｛
｛0x00、0x00｝、//页切换到页0
｛0x01、0x01｝、//使软件复位生效
｛0x00、0x01｝、//页切换到页1
｛0x02、0x00｝、// LDO 输出编程为1.8V、电平转换器上电。
｛0x00、0x00｝、//页切换到页0
｛0x3c、0x01｝、// DAC 指令编程 PRB //1
｛0x04、0x00｝、// CODEC_CLKIN=MCLK.MCLK 应为12.288MHz
｛0x1b、0x00｝、//编解码器接口控制字长= 16bits.BCLK&WCLK Inputs.I2S 模式。
｛0x1c、0x00｝、//数据时隙偏移量00
｛0x0B、0x81｝、// DAC NDAC 上电、NDAC=1
｛0x0c、0x82｝、// DAC MDAC 上电、MDAC=2
｛0x0d、0x00｝、// DAC OSR (9：0)-> DOSR=128
｛0x0E、0x80｝、// DAC OSR (9：0)-> DOSR=128
｛0x3f、0xB0｝、//仅 LDAC 上电。DAC 路径设置 LDAC 和 RDAC 的 LDAC 数据单声道。 RDAC 数据被禁用。软步骤1每个 FS。
｛0x40、0x04｝、//左声道的 DAC 音量未静音。右 DAC 静音。
//｛0x41、0x00｝、// LDAC digitalo gain 0dB
//｛0x41、0x14｝、// LDAC digitalo gain +10dB
｛0x41、0x30｝、// LDAC digitalo gain +24dB
｛0x00、0x01｝、//页切换 t 页1
｛0x01、0x10｝、//主基准已上电
｛0x0a、0x00｝、// DAC 设置为0.9V (默认值)时的输出共模
｛0x03、0x00｝、// LDAC AFIR 是6阶 FIR 滤波器且上电。
｛0x2E、0x00｝、// SPKL Attn。 增益=0dB
//｛0x30、0x10｝，// SPKL 驱动器 PGA 增益=6.0dB
//｛0x30、0x20｝、// SPKL 驱动器 PGA 增益= 12.0dB
//｛0x30、0x30｝、// SPKL 驱动器 PGA 增益= 18.0dB
｛0x30、0x50｝、// SPKL 驱动器 PGA 增益=32.0dB
｛0x52、0x00｝、//启用 SPK OSCP、OCP 去加重=4、启用 OTP、OTP 去加重=5
｛0x2D、0x02｝ // SPK 已通电
}；
提前感谢您！
