请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：TMS320F280025C 我使用 ePWM SOC 以 5kHz 的频率连续触发 ADC。 因此、ADC 在200uec 周期内仅采集一个样本。
如果采集窗口被设定为75ns、那么 ADC 采样保持电路将在下一个199.925us 内空闲。
如果采集窗口被设定为1us、那么 ADC 将不会在下一个199us 内采样。
如果我将采集窗口设置得明显大于75ns (ADC 的最小采集窗口)、是否会对系统性能产生任何影响？ 由于采集窗口较小、 ADC 驱动电路中对运算放大器的带宽要求也降低了。
我认为这意味着、如果我将采集窗口设置得明显高于75ns、那么信号的精确值可能不会被捕捉、因为在采集窗口持续时间内可以更改为新值、对吧？ 然而、由于采样率设置为5kHz、当 ADC S/H 空闲时、丢失信号信息的可能性远远大于采集窗口期间。 因此、得出的结论是 、采集窗口可以设置为明显更高的值、但它必须大于数据表中指定的最小值、并且必须小于采样时间周期(在上述情况下为200us)。 这一结论是否正确？
注意：我们预计要转换的信号在更高的速率下不会有变化。
