[参考译文] LMK5C33216：PLL 编程

admin

Other Parts Discussed in Thread: LMK5C33216

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

部件号：LMK5C33216

您好，

我使用 LMK5C33216的 APLL1和 APLL2来处理 FPGA 和数据转换器的不同时钟。如果对 PLL2进行重新编程以更改输出配置/分禾器等，这会导致 PLL1及其输出中断。我假设在对 PLL2及其输出进行更改时，将不会启用与 PLL1相关的输出同步，也不会写入与 PLL1相关的寄存器。

谢谢，

乔恩

0 admin 2 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

你好 Jon，

正确。当执行同步操作时，将只重置启用了同步的分隔器。这样，您就可以重新配置一个 PLL，而不会影响另两个 PLL。

启用同步的分隔器在 APLL 页面上包括 VCO 后分隔器，如 PLL2_VCO_DIC_SYNC_EN。然后，输出上的除法将自己除法，如 out_x_y_DIV_SYNC_EN。

因此，请确保将所有 SYNC_EN 设置为0！

然后，您也可以通过在“控制”下的“用户控制”页面上切换 DPLLx_SWRST 和 APLLx_SWRST，从而导致单个复位与全芯片“软芯片”复位。就在 SYNC_SW 位的右侧。

73，
蒂莫西

0 admin 2 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

谢谢蒂莫西！

时钟和时序（参考译文帖）(Read Only)