This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CDCE937:输出时钟相位漂移

Guru**** 683370 points
Other Parts Discussed in Thread: CDCE937
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1120345/cdce937-out-clock-phase-drift

器件型号:CDCE937

我想使用 CDCE937生成四个需要彼此同相的输出时钟。

27MHz 输入、27MHz、148.5MHz、200MHz 和212.5MHZ 输出。 我从设计工具中看到、这些时钟可通过零 ppm 误差生成。

输出时钟的相位漂移是多少?

谢谢你

Dave R

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Dave、  

    我认为您要求输出偏斜、在以50MHz 的 Fout 进行测试时、输出 Y1至 Y3之间的最大额定值为60ps、输出 Y2至 Y5之间的最大额定值为160ps。  

    此致、  

    Connor  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    感谢你的帮助。

    此致

    Dave R