[参考译文] CDCLVD2106：CDCLVD2106的输入耦合开关共模电压可接受、但差动峰间电压小于0.4V

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1023900/cdclvd2106-input-coupling-of-cdclvd2106-witch-common-mode-voltage-acceptable-but-diff-peak-to-peak-less-than-0-4v

德州仪器支持部的上午/下午好。

感谢您抽出宝贵的时间为您提供支持。

您可以将此问题视为的延续或变体  

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/473387/input-coupling-of-cdclvd2106 

此处提到"差分峰峰值电压大于0.4V"、但根据标准、LVDS 信号可能具有"低差分电压、约350mV"  

 CDCLVD2106的输入电压 具有以下变化  

• 失调电压/共模电压("CDCLVD2106接收器共模电压 要求大于1.0V 且小于 Vcc - 0.3 (~2.2V)、")  
  • 1.125V 最小值
  • 1.18V 典型值
  • 最大1.375V
• 输出电压差分
  • 最小值为247mV
  • 375mV 典型值(根据 LVDS 标准)
  • 最大454 mV

见 https://www.ti.com/lit/ds/scas902b/scas902b.pdf 第5页

在电压差峰间值大于0.3V 之前、它应该能够正确读取 LVDS 时钟。

或者、在某个地方有一个误差变化、将该值从0.3V 更改为0.4V。

但0.4V 高于标准(典型值为0、375V)。

如果确实有必要、请建议在同一芯片中使用具有极低附加抖动(<300 fs)和低偏斜的双路缓冲器

此致、

塞尔吉奥