[参考译文] LMK04610：可以#39；t 在旁路 PLL1和 PLL2的同时生成 Sysref 脉冲

您好、Philippe、

[引用 userid="482452" URL"~/support/clock-and-timing/f/clock-timing-forum/998278/lmk04610-can-t-generate-sysref-pulses-while-bypassing-both-pll1-and-pll2 ]因此、我们选择将 LMK04610器件配置为单环路 PLL2运行模式(参考= CLKINx、振荡器=PLL2_OUTPUT)、同时还将 PLL2_CLKIN 启用为 OUTCHX。[/QUERQ]

那么、我是否理解在"工作模式"页面上、您按下了"单环路 PLL2"(红色或绿色按钮)。  然后是 Bypass1 (绿色)或 Bypass 2B (蓝色)按钮？

[引用 userid="482452" URL"~/support/clock-and-timing/f/clock-timing-forum/998278/lmk04610-can-t-generate-sysref-pulses-while-bypassing-both-pll1-and-pll2 ]\n 您对此配置有何看法？ 即使 PLL2未正确锁定、我们能否使用此设置？

我想您正走正确的道路。  但是、我认为没有理由解决 PLL2未正确锁定的问题、因此我们应该确定并纠正此问题。

[引用 userid="482452" URL"~/support/clock-and-timing/f/clock-timing-forum/998278/lmk04610-can-t-generate-sysref-pulses-while-bypassing-both-pll1-and-pll2 ]根据数据表、在满足 SYSREF 请求(自清零位)后、GLOBAL_SYSREF 位会自动清零。 当我们尝试将 global_SYSREF 重写为0时、它也不起作用。
全局 sysref 为1时、我们无法再触发 sysref 脉冲。 评估板不会出现此问题。

好的、感谢您提供这些信息。

您对缓冲输出的相位噪声性能是否满意？

您是否碰巧拥有您可以附加的 TICS Pro 中的.TCS 文件？

如果我们需要尝试重新生成此问题、下周是否可以接受？

73、
Timothy

您好、Timothy、

感谢您的快速回复。

[引用 userid="88444" URL"~/support/clock-and-timing/f/clock-timing-forum/998278/lmk04610-can-t-generate-sysref-pulses-while-bypassing-both-pll1-and-pll2/3688616 #3688616">因此、我了解一下在"运行模式"页面上、您按了"单环路 PLL2"(红色或绿色按钮)。  然后是 Bypass1 (绿色)或 Bypass 2B (蓝色)按钮？

不完全是。 我们遵循 LMK04610评估板指南并在 GUI：运行模式选项卡中选择单环路 PLL2运行模式(绿色 ref = CLKINx、振荡器=PLL2_OUTPUT)。 然后在 GUI：PLL2 controls 选项卡中，我们将 PLL2_Bottom 和 PLL2_TOP 的设置更改为 CLKIN。

[引用 userid="88444" URL"~/support/clock-and-timing/f/clock-timing-forum/998278/lmk04610-can-t-generate-sysref-pulses-while-bypassing-both-pll1-and-pll2/3688616 #3688616"]您对缓冲输出的相位噪声性能是否满意？[/quot]

是的。 当 PLL1和 PLL2被旁路时、相位噪声满足我们的性能规格。

[引用 userid="88444" URL"~/support/clock-and-timing/f/clock-timing-forum/998278/lmk04610-can-t-generate-sysref-pulses-while-bypassing-both-pll1-and-pll2/3688616 #3688616"]您是否碰巧拥有您可以附加的 TICS Pro 中的.TCS 文件？

请在 下面找到所使用的.TCS 文件的副本。

e2e.ti.com/.../conf_5F00_624MHz.tcs

[引用 userid="88444" URL"~/support/clock-and-timing/f/clock-timing-forum/998278/lmk04610-can-t-generate-sysref-pulses-while-bypassing-both-pll1-and-pll2/3688616 #3688616"]如果我们需要尝试重新生成此问题，下一周是否可以接受？

是的、这并不紧急、因为我们下周不会集中精力处理这个主题。 如果您需要重现问题、您可能会有一定的时间和回旋余地。 我将等待您的调查和结果。

此致、

Philippe

您好、Philippe、

PLL2没有被锁定以生成 SYSREF 是可以的。 但它应该被锁定。

[引用 userid="482452" URL"~/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/998278/lmk04610-can-t-generate-sysref-pulses-while-bypassing-both-pll1-and-pll2/3689846 #3689846"]但不完全正确。 我们遵循 LMK04610评估板指南并在 GUI：运行模式选项卡中选择单环路 PLL2运行模式(绿色 ref = CLKINx、振荡器=PLL2_OUTPUT)。 然后，在 GUI：PLL2 controls 选项卡中，我们将 PLL2_Bottom 和 PLL2_TOP 的设置更改为 CLKIN。[/QUINT]

在启用旁路模式之前、PLL2是否锁定在该状态？

此致、

Julian

Philippe、

我们一段时间内没有收到您的消息、因此我要将该线程标记为已解决。 如果您仍有关于此主题的问题、可以发布另一篇帖子以重新打开主题。

此致、

Derek Payne

尊敬的 Derek：

很抱歉耽误您的时间、Philippe 从5月初开始到本周结束休假。 一旦他回来，他就会着手处理这一问题。

感谢您的支持。

此致、

Dilan

尊敬的 Derek：

给我带来的不便、我深表歉意。 我回来了、并将从本周开始继续对此问题进行调查。 我是否应该发布另一个帖子以重新打开该主题？

此致、

Philippe

您好！

我不知道该线程是否仍然处于活动状态。 感谢您在解锁的 PLL2方面的帮助。

[引用 userid="52808" URL"~/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/998278/lmk04610-can-t-generate-sysref-pulses-while-bypassing-both-pll1-and-pll2/3698496 #3698496"> PLL2没有被锁定以生成 SYSREF 是可以的。 但应将其锁定。

weichih chen 说：

在启用旁路模式之前、PLL2是否锁定在该状态？

在启用旁路模式之前、PLL2未被锁定。

您是否能够重新生成问题？ 我们还可以进行其他测试吗？

由于我们能够生成 sysref、因此这不是我们的阻止问题。

此外，我想请您就所述的第二个问题提供帮助：

[引用 userid="482452" URL"~/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/998278/lmk04610-can-t-generate-sysref-pulses-while-bypassing-both-pll1-and-pll2 ]我们在特定电路板上测试了相同的设置、但获得的结果相同、不同之处在于生成1个 sysref 脉冲后、GLOBAL_SYSREF 位卡在1。
根据数据表、GLOBAL_SYSREF 位在满足 SYSREF 请求(自清零位)后自动清零。 当我们尝试将 global_SYSREF 重写为0时、它也不起作用。
全局 sysref 为1时、我们无法再触发 sysref 脉冲。 评估板不会出现此问题。

此致、

Philippe

尊敬的 Derek：

为了重新打开线程、我发布了其他帖子、但可能我犯了一个错误并回答了我自己的帖子。

我不知道该线程是否仍然处于活动状态。 感谢您在解锁的 PLL2方面的帮助。

[引用 userid="52808" URL"~/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/998278/lmk04610-can-t-generate-sysref-pulses-while-bypassing-both-pll1-and-pll2/3698496 #3698496"> PLL2没有被锁定以生成 SYSREF 是可以的。 但应将其锁定。

weichih chen 说：

在启用旁路模式之前、PLL2是否锁定在该状态？

在启用旁路模式之前、PLL2未被锁定。

您是否能够重新生成问题？ 我们还可以进行其他测试吗？

由于我们能够生成 sysref、因此这不是我们的阻止问题。

此外，我想请您就所述的第二个问题提供帮助：

[引用 userid="482452" URL"~/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/998278/lmk04610-can-t-generate-sysref-pulses-while-bypassing-both-pll1-and-pll2 ]我们在特定电路板上测试了相同的设置、但获得的结果相同、不同之处在于生成1个 sysref 脉冲后、GLOBAL_SYSREF 位卡在1。
根据数据表、GLOBAL_SYSREF 位在满足 SYSREF 请求(自清零位)后自动清零。 当我们尝试将 global_SYSREF 重写为0时、它也不起作用。
全局 sysref 为1时、我们无法再触发 sysref 脉冲。 评估板不会出现此问题。

此致、

Philippe