请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：CDCE62005 主题中讨论的其他器件：LMK04828BEVM、 DAC3484EVM、
CDCE62005无法锁定并输出 DAC3484EVM 卡上的131.072MHz FPGA 时钟输出。 连接到平衡-非平衡变压器的 LMK04828BEVM 的时钟输入为153.6MHz LVPECL20、以生成 J9连接器的单端输入。 无论153.6MHz 输入咔嗒板是否连接，PLL 都不会锁定，输出漂移至138.197MHz。 我在4个月前做过这个工作，但现在 PLL 似乎不会锁定。
今天早上、它加电、加载、输出正确的频率、但 D1锁定 LED 未亮起。 按下唤醒按钮似乎没有效果。 该 PLL 滤波器是否对温度敏感？ 下面是通过 DAC3484EVM 软件控制 GUI 进行的 CDCE62005 VCO 设置
