[参考译文] CDCE925：XTAL 模式下的内部负载电容

感谢您的快速回复。

我的问题不是如何设置内部电容、而是为什么 XTAL 模式下的时钟频率与 VCXO 模式下 Vctrl=0V 的时钟频率相同。

您的文档《CDCE (L) 9xx 系列的 VCXO 应用指南》指出、在 VCXO 模式下、内部电容可从0.3xCLon-chip 更改为1.3xCLon-chip。
根据我的测量结果、XTAL 模式中内部电容设置为1.3xCLon 芯片。
是这样吗？

感谢您的答复。

在我们的环境中、电容的位置如下。
 外部电容:未使用
 内部电容设置：8pF
 外部 XTAL 电容：10pF

在我们的测量中、通过将 Vctrl 从0更改为1.8V、输出时钟频率发生了约100ppm 的变化。

这时、XTAL 模式的内部电容是否设置为1.3xCLon-chip？
如果可能、请先简单回答这个问题。

由于假期、TI E2E 设计支持论坛的回复可能会从12月22日推迟到1月2日。 感谢您的耐心。

进步号

很明显、您的总电容为18 pF。 这是 XTAL 数据表要求的 电容值是多少、还是数据表要求的总电容为10 pF？

通过调整调谐电压、变容二极管(可变电容)能够从0.3x 切换至1.3x 所选负载电容值。 1.3xCLon 芯片采用0V 作为调谐电压、如应用手册中的图5所示。

如果您移除10 pF 电容而仅使用片上电容、牵引范围是否增大？
谢谢。

卡德姆

感谢您的答复。
我真的很感谢你重复的解释。

所用 XTAL 的数据表要求10pF 总电容。
因此我将8pF 设置为内部电容。
我们仅使用内部电容。
从一开始就没有外部电容。

在这种情况下、牵引范围约为100ppm。

我想知道的是在 XTAL 模式下设置了 Clon-chip 的系数(INCLK=00)。
不在 VCXO 模式下(INCLK=01)。

感谢您的回复！！

>> Clon 芯片在 XTAL 模式下的系数固定为1。

感谢您的评论。 这是我想要的答案。
然而,我们认为这与我最初发出的试验相矛盾。

>>・测量结果
>>在 XTAL 模式(Vctrl=1.8V)中26.9992MHz
>>输入 VCXO 模式(Vctrl=0 V) 26.9992MHz
>>输入 VCXO 模式(Vctrl=0.9V) 27.0011MHz
>>在 VCXO 模式下(Vctrl=1.8V) 27.0019MHz
>>
>>・固定条件
>> CDCE925外部基准晶体25.000MHz
>> CDCE925输出时钟频率设置27.000000MHz
>> CDCE925内部负载电容寄存器设置8pF
>>*除了偏移= 01h 外，位3-2 INCLK 设置未更改。

我们认为 XTAL 模式的输出频率应该与 VCXO 模式的输出频率相同(Vctrl=0.9V)。
因为我们知道在 VCXO 模式下、"Vctrl=0.9V"是 Clon-chip 系数为1的情况。

是这样吗？
请说明为什么 XTAL 模式的输出频率与 VCXO 模式的输出频率相同(Vctrl=0V)。

感谢您的答复。

我了解到"XTAL 模式"可以理解为"VCXO 模式、Vctrl=0V"。
这个结论与我们的实验相符。

我想这是最后一个问题。
请教授 XTAL 模式下"CL"的实际公式。

《面向 CDCE (L) 9xx 系列的 VCXO 应用指南》指出、CL = A x Clon-chip + cs (0.3 < A < 1.3：A 由 Vctrl 决定)。

我们了解到、这是 VCXO 模式下"CL"的实际公式。

请在 XTAL 模式下教授 CL 的公式。
我们担心 XTAL 模式下"CL = 1.3 x Clon-chip + cs"。

谢谢你。

进步号

我将与设计人员讨论这一点。 请期待 EOD 星期一的回复。

谢谢！

CRIS

进步号

我们正在研究此设计、以确定 XTAL 负载电容系数。  但我想重申一点、XTAL 模式的架构与 VCXO 模式大不相同。 因此、即使具有相同的 CL、这两种模式几乎始终具有不同的频率响应。  

此致！

CRIS