时钟和时序（参考译文帖）(Read Only) - 最近的话题

[参考译文] LMX2581E：RF 输出阻抗高于 2GHz

admin — Thu, 23 Jul 2026 09:42:58 GMT

Other Parts Discussed in Thread: LMX2581E

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1666984/lmx2581e-rf-output-impedance-above-2ghz

器件型号： LMX2581E

你好

我使用 LMX2581E 实现 2.45GHz 输出、

根据数据表,输出阻抗主要由元件阻抗超过 2GHz ,开关约为 34 欧姆。

我不确定这种阻抗是纯阻抗还是包含电抗器件、因此我们可以将其适应混频器 50 Ω 输入阻抗

谢谢你

[参考译文] TPL5110-Q1：R_ext 值

admin — Thu, 23 Jul 2026 09:15:01 GMT

Other Parts Discussed in Thread: TPL5110

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1666975/tpl5110-q1-r_ext-value

器件型号： TPL5110-Q1
主题中讨论的其他器件： TPL5110

您好、我们需要 10 分钟的讲解、但我们不必在数据表中添加建议的 57.4K 电阻器、而是必须为 R_ext 放置一个 43K 的电阻器为什么会有差异？在我们的示例中、TPL5110 由具有高内阻的 3V BR3032 电池供电。这就是为什么要并联一个 100uF 的大型电容器、因为该器件在高电流脉冲模式下工作。

也就是说、在连接电池后、电源电压需要约 100ms 斜升至 3V。由于斜坡过慢、TPL5110 的一次性电阻测量可能无法正常工作吗？

谢谢

Pourang Mahdavi

[参考译文] TLC555：关于传播延迟

admin — Tue, 21 Jul 2026 04:52:49 GMT

Other Parts Discussed in Thread: TLC555CALC

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1665999/tlc555-regarding-propagation-delay

器件型号： TLC555

大家好、支持团队。

我找到了下面的帖子。

【常见问题解答】TLC555：TLC555 PCN 20231130002.1 的预期性能差异是多少？ -时钟和计时论坛 — 时钟和计时- TI E2E 支持论坛

在新工艺的产品中、传播延迟时间似乎控制得很小、但数据表中的传播延迟时间数据似乎存在很大的差距。
测量条件是否不同？
还是数据表中的数据有误？

另外、关于以下网站中的计算工具、您能告诉我使用二极管时 H 周期和 L 周期的计算公式的详细信息吗？
我认为计算公式中替换了延迟时间、但由于没有具体信息、因此无法验证结果是否正确。

www.ti.com/.../TLC555CALC

这是一个新的过程、出现了许多问题。我想整理正确的信息,所以请合作。

此致、

[参考译文] LMX2820：PLL 赢得'；t lock

admin — Tue, 21 Jul 2026 00:02:38 GMT

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1665948/lmx2820-pll-won-t-lock

器件型号： LMX2820

当 LMS2820 芯片上电、但 100MHz 基准不存在时、该芯片显然未锁定。然后、当应用 100MHz 基准时、我无法使 PLL 进入锁定状态。首先将 — 100MHz 基准的顺序反转、然后给 PLL 加电并每次都锁定。我在这两种情况下发出相同的 R0 寄存器（和其他寄存器）命令。

[参考译文] LMX2572EVM：使用两个 LMX2572 器件评估相位同步和相位调整的推荐 EVM 设置

admin — Mon, 20 Jul 2026 15:02:53 GMT

Other Parts Discussed in Thread: LMK04832, LMX2572, LMX2572EVM, LMK04828BEVM, LMX2594, USB2ANY

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1665853/lmx2572evm-recommended-evm-setup-to-evaluate-phase-synchronization-and-phase-adjustment-with-two-lmx2572-devices

器件型号： LMX2572EVM
主题中讨论的其他器件： LMX2572、 LMK04828BEVM、LMK04832 、 LMX2594、 USB2ANY

TI 团队大家好、

我想构建一个实验室级评估设置、以便更好地了解和演示两个射频合成器之间的相位同步。

我的目标是使用两个 LMX2572 器件生成两个射频信号、观察两个射频输出之间的相位相干、然后将相对相位调整为所需的值。我计划使用矢量网络分析器或等效射频测量设备来测量相对相位差。

目前、我正在考虑以下硬件：

- 2 ×LMX2572EVM

- 1 ×LMK04828BEVM 作为通用参考时钟/时序分配源

-带 TICS Pro 的 PC、用于对 EVM 进行编程

-用于相对相位测量的 VNA 或 RF 测量设备

我最初的想法是：

-使用 LMK04828BEVM 生成匹配的参考时钟并将其分配给两个 LMX2572EVM 板。

-使用 LMK04828BEVM SYSREF/SDCLKout 输出（如适用）为两个 LMX2572EVM 板生成/分配同步信号。

-使用 LMX2572 的相位同步和相位调整功能来对齐和控制相对的 RF 输出相位。

我想征求 TI 关于本实验的最佳最低硬件设置的建议。

我的问题是：

1. 2 ×LMX2572EVM 和 1 ×LMK04828BEVM 是否适合用于此目的、或者是否有更简单的推荐设置？

2.我是否需要 LMX2572EVM 套件中包含的参考专业版电路板、或者 LMK04828BEVM 是否可以将其替换为通用参考/时序源？

LMK04828BEVM DCLKout 输出是否可以直接用作两个 LMX2572EVM 板的参考时钟输入？

4. LMK04828BEVM SYSREF/SDCLKout 输出是否可以直接用作 LMX2572EVM 电路板的同步输入、或者是否需要任何外部电平转换/缓冲/端接？

5.关于演示确定性相位同步、建议采用什么方法在 LMK04828BEVM 和两个 LMX2572EVM 板之间对 REF 和 SYNC 信号进行布线和时间校准？

6. TI 是否建议为此类双 LMX2572 相位同步实验使用任何特定的 TICS Pro 设置、应用手册或示例寄存器配置？

7、TI 将考虑哪些最低要求的硬件集来演示：

-两个相干射频输出,

-重置/重新编程后的可重复相位同步,

-和可控的相对相位调整?

我在此阶段不构建最终产品；这主要是一个实验室评估设置、用于了解同步行为并通过实验确认相位调整能力。

感谢您的指导。

[参考译文] LMK1D1204：LMK1D1204 单端输入配置

admin — Mon, 20 Jul 2026 11:53:53 GMT

Other Parts Discussed in Thread: LMK1D1204, LMK04832

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1665778/lmk1d1204-lmk1d1204-single-ended-input-configuration

器件型号： LMK1D1204
主题中讨论的其他器件： LMK04832

尊敬的 TI 团队：

我将 LMK1D1204 与单端 LVCMOS 时钟输入配合使用。在我的设计中、LVCMOS 信号连接到 IN−(N)、偏置电压施加到 IN+(P)。数据表建议将信号连接到 IN+、将 BIAS 连接到 IN−。

请您澄清一下：

1) 这种输入配置是支持还是希望能够可靠地运行?

2) LVDS 输出是否会简单地反相（180°相移）、或者是否对功能或性能有任何其他影响？

3) LVDS 输出连接到 LMK04832 LVDS 输入。此配置是否有任何问题？

请尽快答复吗？

感谢您的支持。

[参考译文] LMK6D：LMK6D 的相位噪声图

admin — Fri, 17 Jul 2026 07:47:39 GMT

Other Parts Discussed in Thread: LMK6D, LMK6H

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1665295/lmk6d-phase-noise-plot-lmk6d

器件型号： LMK6D
Thread 中讨论的其他器件： LMK6H

您好：

我正在查找 LMK6D 在 100MHz 工作频率下的相位噪声值。我在 TI 网站上找到了 LMK6H 100MHz 的相位噪声图。我应该使用这些值、还是您也可以共享 LMK6D 的值？

此致、

Ioan

[参考译文] SE555M：JM38510/10901BPA J 前缀说明

admin — Thu, 16 Jul 2026 19:30:48 GMT

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1665140/se555m-jm38510-10901bpa-j-prefix-clarification

部件号： SE555M

JM38510/10901BPA 是与 M38510/10901BPA 相同的部件。 J 前缀表示什么？我相信过去它曾经是 M38510/10901BPX。

谢谢！

[参考译文] LMK1C1106A：申请 IBIS 模型

admin — Thu, 16 Jul 2026 16:37:28 GMT

Other Parts Discussed in Thread: LMK1C1106A

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1665100/lmk1c1106a-request-for-ibis-model

器件型号： LMK1C1106A

您好：

您能否提供 LMK1C1106A IBIS 模型用于电气仿真？我在此器件的产品页面上看不到。

此致、

Colb

[参考译文] LMK05028：与 AD9545BCPZ 竞争

admin — Thu, 16 Jul 2026 09:22:10 GMT

Other Parts Discussed in Thread: LMK5B33216, LMK5C33216A, LMK05028

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1664885/lmk05028-compete-with-ad9545bcpz

器件型号： LMK05028
Thread 中讨论的其他器件： LMK5B33216、 LMK5C33216A、

您好的团队、

您是否愿意帮助建议与 AD9545 竞争？我没有在地震中看到相关的战斗指南,所以请联系支持！

B R、

Owen

[参考译文] AM62A7-Q1：在 v4l2_CAPTURE_START 中移除 VIDIOC_STREAMON 之后 2 秒睡眠状态

admin — Thu, 16 Jul 2026 09:16:51 GMT

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1664884/am62a7-q1-removing-the-2-second-sleep-after-vidioc_streamon-in-v4l2_capture_start

器件型号： AM62A7-Q1

您好、

我们正在使用 edgeai-tiovx-apps V4L2 捕获模块 (modules/modules/v4l2_capture_module.c src)、希望得到您对的指导
修复了 v4l2_capture_start () 中的 2 秒睡眠问题。

当前实施为：

#define V4L2_CAPTURE_STREAMON_DELAY 2 // in sec

  int v4l2_capture_start(v4l2CaptureHandle *handle)
  {
      int status = 0;
      enum v4l2_buf_type type = V4L2_BUF_TYPE_VIDEO_CAPTURE;

      if (-1 == xioctl(handle->fd, VIDIOC_STREAMON, &type)) {
          TIOVX_MODULE_ERROR("[V4L2_CAPTURE] VIDIOC_STREAMON failed\n");
          status = -1;
      }

      sleep(V4L2_CAPTURE_STREAMON_DELAY);

      return status;
  }

我们的问题：

1.VIDIOC_STREAMON ioctl 是否在实际启动流式传输之前阻塞？如果驱动程序仅在之后从 VIDIOC_STREAMON 返回
流水线/传感器已完全流式传输、随后的 2 秒 sleep() 看起来是冗余的、可以将其删除。
2.固定 2 秒延迟的目的是什么? 我们怀疑添加了它是为了让传感器/CSI-2 流水线在之前稳定下来
第一个 DQBUF。如果是、是否有我们可以等待的确定性事件、而不是硬编码的最坏情况下的睡眠（例如，阻塞开启）
第一个帧是通过 POLL()/DQBUF、而不是无条件的 2s 等待？
3.对于我们的用例,可以安全地消除或减少这种延迟吗? 固定的 2 秒时间会给我们带来显著的确定性损失
启动/流延迟、这对我们的应用至关重要。

如果仅某些传感器或配置需要延迟、请提供有关如何正确调整延迟大小（或使其满足条件）的任何指导
非常感谢。

谢谢、
NIR

[参考译文] LMK04805：上电后、必须在对寄存器进行编程之前做些什么？

admin — Thu, 16 Jul 2026 05:44:18 GMT

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1664786/lmk04805-what-have-to-be-done-before-register-programming-after-power-up

器件型号： LMK04805

您好：

上电后、在开始寄存器编程之前、必须做什么？

上电后开始寄存器编程之前需要任何等待时间？

VXCO 和 CLKIN 是否必须在上电后开始寄存器编程之前准备就绪？

在上电后开始寄存器编程之前、还需要完成任何其他操作或准备就绪？

此致、

K.Hirano

[参考译文] LMK05318B：LMK05318B 的最小 DPLL 环路带宽？

admin — Wed, 15 Jul 2026 22:42:22 GMT

Other Parts Discussed in Thread: LMK05318B

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1664713/lmk05318b-minimum-dpll-loop-bandwidth-for-lmk05318b

器件型号： LMK05318B

在 LMK05318B 中可编程 DPLL 的最小带宽是多少？使用 TICS Pro 程序、我能够配置 0.3Hz 和 0.1Hz 带宽、但在进行 Allan 偏差稳定性测量时、两者的结果几乎相同、因此我相信 0.1Hz 设置超出了实际可编程的范围。

另外、ADEV 图还表明、在 0.3 Hz 时、带宽实际上比这要窄得多-- ADEV 的“拐点“出现在大约 60 秒、而不是我预期的 3 秒左右。

这里有两个问题： 1. 可编程的最小带宽是多少? 2. 实际带宽是否比插入到配置工具中的简单 BW 值更复杂?

谢谢！

[参考译文] BQ32002：异常下拉问题

admin — Wed, 15 Jul 2026 08:58:00 GMT

Other Parts Discussed in Thread: BQ32002

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1664466/bq32002-abnormally-pull-down-issue

器件型号： BQ32002

尊敬的团队：

客户使用了 BQ32002、但有以下问题：总线将保持拉低并被占用。

这是一个间歇性问题、无法始终如一地重现。

您对此问题有何见解？在什么情况下 IC 会持续将 I2C 总线拉至低电平？

BRS、

Francis

[参考译文] LMX2594：PLO 环路滤波器建议、在频率= 14GHz 且具有 10K 偏移时获得最佳相位噪声<；–90dBc/Hz

admin — Tue, 14 Jul 2026 16:28:25 GMT

Other Parts Discussed in Thread: LMX2594

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1664215/lmx2594-plo-loop-filter-suggestion-to-get-best-phase-noise--90dbc-hz-at-10k-offset-at-frequency-14ghz

部件号： LMX2594

我们希望在 14GHz 下为 LMX2594 器件获得理想的相位噪声。

在 10kHz 偏移时、我们的目标值小于–90dBc/Hz。

目前、对于 14GHz 输出、我们在 10kHz 偏移下只能获得–80dBc/Hz。

您推荐使用环路滤波器设计来实现优于–90dBc/Hz 的目标吗？您还能建议使用一个良好的相位噪声 10MHz 基准振荡器来实现优于–90dBc/Hz 的效果吗？

非常感谢您在这方面的帮助。

此致、

Timothy

[参考译文] LMX2594：同步

admin — Tue, 14 Jul 2026 13:46:39 GMT

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1664146/lmx2594-sync

部件号： LMX2594

您好、

在类别 3 中、两个 PLL 的时钟输入之间具有固定的偏斜、并且同步脉冲在其时钟之前具有正确的设置时间 (>3ns)、但不能同时、两个 PLL 输出是否都具有相同的相位差？

最低要求是什么：

时钟可以具有固定的非零偏斜？

同步脉冲必须模拟或时钟后可能有任何偏差,仍然有足够的设置时间?

谢谢各位、

Yaacov。

[参考译文] LMX2820EVM：尝试进行即时校准时、LMX2820 未锁定

admin — Tue, 14 Jul 2026 11:34:52 GMT

Other Parts Discussed in Thread: LMX2820

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1664092/lmx2820evm-not-getting-lock-for-lmx2820-when-tried-for-instant-calibration

器件型号： LMX2820EVM
主题： LMX2820 中讨论的其他器件

我们正在尝试对 LMX2820 实施即时校准 、并遵循应用手册中所述的过程。

完成 第 2.2 节中的步骤后、我们读取了 寄存器 R75 、并观察到 RB_DBLR_CAL_DONE （位 12） 设置为 1、表明校准过程已成功完成。

在 第 2.3 节之后、我们能够读取和提取生成的 LUT 值 而不会出现任何问题。

然后、我们继续 第 2.4 节、将生成的所有 LUT 值写回器件、如应用手册中所述。

然而、对 LUT 值进行编程后、当我们尝试生成 5684MHz 的输出频率时、PLL 未锁定。

请帮助我们了解以下内容：

写入 LUT 值后、是否需要执行任何额外步骤？
即时校准模式是否需要验证任何特定的寄存器设置？

如果您能提供有关调试锁定故障的任何指导、我们将不胜感激。如果需要、我可以附加我们正在写入的寄存器和生成的 LUT 值。

[参考译文] LMK1C1104-Q1：PLMK1C1104QDQFRQ1 是否处于运行状态

admin — Tue, 14 Jul 2026 09:10:22 GMT

Other Parts Discussed in Thread: LMK1C1108-Q1

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1664018/lmk1c1104-q1-plmk1c1104qdqfrq1-is-active-or-not

器件型号： LMK1C1104-Q1

尊敬的 TI 团队：

请从 TI LMK1C1104QDQFRQ1 中判断 LMK1C110x-Q1 的 PLMK1C1104QDQFRQ1 是否处于激活状态。需要数据表、或请从有效数据表转换为 www.ti.com/.../lmk1c1108-q1.pdf。但 TI 网站上没有此器件的产品特定页面。

此致、

Praveen

[参考译文] LMK04832：1/4 DEVCLK 输出间延迟差异

admin — Tue, 14 Jul 2026 06:58:52 GMT

Other Parts Discussed in Thread: LMK04832, LMK04832EVM

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1663944/lmk04832-1-4-devclk-delay-difference-between-outputs

器件型号： LMK04832

我们在使用 LMK04832 时遇到问题、让我们感到困惑、想知道您是否可以提供一些帮助。

我们的设计在定制板上使用 LMK04832、其中 PLL1 用于 128MHz 的抖动清除器配置、并禁用 PLL2。器件配置为 0 延迟模式、DCLKout6 上有内部反馈。 CLKOut11 和 CLKout13 具有相等的分频器、在本例中、我已将其设置为 4（以避免 2/3 分频同步复杂情况）。

我们发现在 SYNC 时、通过外部 PIN 或 SPI 控制。两个分频时钟之间有 1/4 的 DEVCLK 延迟（请参阅所附的照片）。即使我将分频器设置为 1 且 SYNC、也有四分之一的 DEVCLK 延迟（也随附了这张照片）？我不认为这是可能的、因为只有 DEVCLK 被分频、或者如果是反转、最多有 1/2 个 DEVCLK 周期。

所附图片是在 LMK04832EVM 上运行（但在板载 VCXO 的 122.88MHz 上运行）时拍摄的。布线 1 是 122.88 的输入 REF、布线 2 和 3 分别为 Outclk11 和 13。

我已经尝试了我能想到的每一个选项。所有数字延迟均断电、设计仅使用 DEVCLK 而不使用 SYSREF 路径。发生了同步、因为我可以看到环路干扰并在我关闭单稳态时稳定下来。我消除了明显的电缆差异、并检查了通道上的 CRO 对齐情况。

我有第二个 LMK04832EVM、在这第二个电路板上的性能是相同的。

我附上了测试设计的.tcs 文件。

我很感激有关如何实现四分之一时钟差异的任何帮助、以及在该配置中使输出分频时钟同步需要做什么。

谢谢。此致

Paul R

lmk04832_quarter.tcs

[参考译文] CDCE62005：职能团队中的 CDCE62005RGZR 中止单元

admin — Mon, 13 Jul 2026 19:04:16 GMT

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1663807/cdce62005-cdce62005rgzr-aborted-units-in-functional-teams

部件号： CDCE62005

功能故障、此 MPN 是否不再有效 CDCE62005RGZR )？是否已被另一个替换？

我们将直接向 Texas Instruments 发送三个组件以进行 故障分析 (FA)。请让您的质量团队为跟踪分配一个案例编号、因为我需要将其登录到制造商的平台。

[参考译文] CDCDB800：用于 CDCDB800RSLT 的 COO

admin — Mon, 13 Jul 2026 17:05:08 GMT

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1663783/cdcdb800-coo-for-cdcdb800rslt

部件号： CDCDB800

您好的团队、

请为 CDCDB800RSLT 提供 COO。

[参考译文] LMKDB1108：LMKDB1108Z100RKP 的 COO 和特性技术尺寸

admin — Mon, 13 Jul 2026 17:03:51 GMT

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1663780/lmkdb1108-coo-and-feature-technology-size-for-lmkdb1108z100rkp

器件型号： LMKDB1108

尊敬的团队：

请为 LMKDB1108Z100RKP 提供 COO。

另请确认此零件的特征技术尺寸是否大于 50nm？

[参考译文] LMX2594PSEVM：时钟同步和 ADC/DAC 同步

admin — Mon, 13 Jul 2026 16:07:35 GMT

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1663759/lmx2594psevm-clock-synchronization-and-adc-dac-synchronization

器件型号： LMX2594PSEVM

我对跨卡的时钟同步和 ADC/DAC 同步有一个设计问题

我们正在设计一个 ADC/DAC 卡、它先发送一个信号、然后接收一个频率组合的返回信号。由于传输侧存在传感器、返回信号将发生相移和振幅偏移。

我们目前正在制作 4 个相同的卡,将发送和读回来自不同传感器的频率信号。

但是、我正在考虑这四张卡未同步的影响

目前有人认为我们希望可以选择外部同步时钟、但目前尚未实现、因为我们有一个使用 LMK/LMX 的时钟树和一个可为 ADC 和 DAC 生成两个 5GHz 时钟的干净基准时钟、但各卡之间没有同步

1.如果传感器不同,它们不同步可能不重要吗? 每个传感器也具有相同的频率。不能在各卡之间同步会导致难以区分返回信号中的相位噪声和实际相移？或难以在不同传感器之间进行比较？

2.如果我们想选择一个外部时钟,这样我们就可以选择同步,那么在四个卡上反复重复相同的电路是有意义的,还是我们可以使用一个时钟卡,并通过背板类型的板将其分布在多个卡上? 或者、如果每个卡上没有非常干净的参考时钟、则很难在每组 ADC/DAC 上实现所需的低噪声

3.如果我们只使用时钟卡,是否可以更容易地用于同步其他东西,如具有开关模式电源的电源卡? 有何不同？

问题可能太详细了、但基本上现在我们没有跨卡或传感器的同步、我想更好地了解这样做的风险。

我们目前正在使用连接的 EVM 板实现具有 ADC/DAC 采样时钟的原型、网址为 5GhzADC_Datasheet_EVM.pdf DAC39RF10EVM User_Guide

[参考译文] LMK04832EVM：如果 LMK04832 可以支持修改频率、但不需要同步

admin — Mon, 13 Jul 2026 10:16:35 GMT

Other Parts Discussed in Thread: LMK04832EVM, LMK04832

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1663595/lmk04832evm-if-lmk04832-can-support-modify-the-frequency-but-do-not-need-sync

器件型号： LMK04832EVM
主题中讨论的其他器件： LMK04832

您好、TI 人

我的客户使用 LMK04832EVM 从 2 个分频器输出 2Ch 40MHz、然后他们希望动态修改寄存器并设置输出 80MHz、但希望保持延迟。

我们使用 EVM 对其进行测试并找到：

如果不使用 SYNC、则两个分频器输出的相对延迟将发生变化（我认为这是否符合预期）
客户的困境是、发送同步会导致其他输出中断、因此他们不想使用同步。
因此、客户想知道是否有办法动态更改频率、而不使用 SYNC、例如同时配置寄存器？如何在 EVM 板上获取？我们尝试了在 TICS PRO 上使用“Write All Register“按钮、但效果是相同的。

非常感谢。

[参考译文] LMX2594EVM：LMX2594 (EVM) 易变性函数

admin — Fri, 10 Jul 2026 18:08:25 GMT

Other Parts Discussed in Thread: LMX2594, LMX2594EVM

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1663294/lmx2594evm-lmx2594-evm-letter-of-volatility

器件型号： LMX2594EVM
主题中讨论的其他器件： LMX2594、

LMX2594 和 LMX2594EVM 电路板是否分别具有波动系数？我知道可以在器件上电时将配置加载到器件上、但我不知道芯片上是否有任何非易失性存储器源。