时钟和时序（参考译文帖）(Read Only) - 最近的话题

[参考译文] CDCBT1001：VDD_OUT

admin — Wed, 27 May 2026 15:08:09 GMT

Other Parts Discussed in Thread: CDCBT1001

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1649924/cdcbt1001-vdd_out

产品型号： CDCBT1001

当 CDCBT1001 被设置为 VDD_IN = 1.8V、VDD_OUT = 1.1V 且 IOH = 0.8mA 时、输入为 24MHz 振荡器输入、

VOH 最小值是多少？
什么是传播延迟？
输出的上升和下降时间是多少？
什么是输出抖动？

谢谢你。

Kelly

[参考译文] LMX2571：普通的备用通道

admin — Wed, 27 May 2026 11:50:53 GMT

Other Parts Discussed in Thread: LMX2571

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1649835/lmx2571-mediocre-alternate-channel

器件型号： LMX2571

我将在 400MHz PMR 设计中使用 LMX2571 作为 LO （实际用途）
。
我认为我设计的其余部分很好（滤波器阻带，电源轨噪声，参考波形，去耦，布局...都可以）、但相位噪声性能低于标准

在相邻 (+/–25KHz) 上、相位噪声几乎没有改善（仅足以支持 70dB 的相邻信道抑制）、但进入备用信道并进一步输出（+/–50kHz 及更宽）、相位噪声会显著降低
这可以想象为 PLL 的噪声“基底“、其峰值约为+/–100KHz

我可以通过调整环路滤波器器件来改善一些问题、但我所做的一切似乎都不够好
“那我呢?

作为参考、LO 频率为 437MHz、我使用二阶哈希和 32MHz TCXO

[参考译文] LMX2572：关于 LMX2572 修订版 B 中电容器值变化和锁定不稳定性的问题

admin — Wed, 27 May 2026 05:42:17 GMT

Other Parts Discussed in Thread: LMX2572EVM, LMX2572

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1649676/lmx2572-question-about-capacitor-value-changes-in-lmx2572-revision-b-and-lock-instability

器件型号： LMX2572

您好：

我想了解 LMX2572/LMX2572EVM 的修订版 A 和修订版 B 之间电容值的变化情况。

我们当前正在评估 LMX2572EVM、并发现电源和偏置引脚上的去耦电容值对 PLL 运行具有重大影响。

具体来说、当使用修订版 A 中较大的电容值时、PLL 无法正确锁定、并显示类似于失锁情况的不稳定行为。

在某些情况下、重复下电上电/断电最终会使 PLL 正确锁定、因此我们怀疑这可能与启动序列或内部 VCO 校准时序有关。

另一方面、当更改为修订版 B 中建议的优化电容器值时、PLL 正常锁定并稳定运行。

根据数据表修订历史记录、在修订版 B 中更改了 VccVCO、VccVCO2 和 VregVCO 的电容器要求

请提供以下方面的一些技术背景信息：

修订版 B 中电容值发生变化的原因
当使用较大的电容值时、会导致锁定故障或运行不稳定的机制
（例如，对内部 LDO 稳定性、功率斜坡时序、POR 行为或 VCO 校准时序的影响）

我们想了解这些更改的确切原因、以确保我们的设计稳定运行。

感谢您的支持。

[参考译文] LMK03806：LMK03806 的编程

admin — Wed, 27 May 2026 04:53:50 GMT

Other Parts Discussed in Thread: LMK03806

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1649661/lmk03806-programming-of-lmk03806

器件型号： LMK03806

您好、

我们正在尝试将 LMK03806 IC 编程为 80MHz 输出。 IC 的输入为 10MHz 时钟。无论寄存器值如何变化、LMK03806 仅生成 40MHz 输出。 LMK IC 由连接到 Stratix10 FPGA 器件的 SPI 线路进行编程。随附使用 TICS Pro 生成的寄存器值和其他设置。

请验证这些值、并告知我们需要进行的任何更改。

[参考译文] LMK6D：LMK6DA15625ADLFR 使能引脚

admin — Tue, 26 May 2026 21:39:28 GMT

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1649592/lmk6d-lmk6da15625adlfr-enable-pin

器件型号： LMK6D

对于 PN： LMK6DA15625ADLFR、引脚 1 和引脚 2 都是待机引脚吗？引脚 1 是否是低电平有效待机引脚、如果您将引脚 1 设置为逻辑高电平、那么它是否会启用器件的输出？如果我们要使用引脚 1 作为控制器引脚、将器件置于待机（逻辑低电平）或工作模式（逻辑高电平）、则可以将引脚 2 保持悬空。

只是澄清一下！

[参考译文] CDCLVC1102：cdclvc1102 输入电容

admin — Tue, 26 May 2026 15:21:30 GMT

Other Parts Discussed in Thread: CDCLVC1102

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1649483/cdclvc1102-cdclvc1102-input-capacitance

部件号： CDCLVC1102

cdclvc1102 的输入电容是多少？

[参考译文] LMK01020：查找适用于 8 个独立输出通道的解决方案

admin — Tue, 26 May 2026 10:15:27 GMT

Other Parts Discussed in Thread: LMK01020, LMK04832

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1649323/lmk01020-find-solution-for-8-independent-output-channels

器件型号： LMK01020
主题中讨论的其他器件： LMK04832

我正在为新工程寻找时钟缓冲器解决方案。

基本规格与 LMK01020 相同。

双时钟输入
1.5GHz 以上
可编程输出通道
外部同步
均可支持 LVDS 或 LVPECL
8 个独立输出通道

您能提出一个解决方案吗？

[参考译文] TMUX2819：产品信息申请

admin — Tue, 26 May 2026 08:37:50 GMT

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1649258/tmux2819-product-information-request

器件型号： TMUX2819

请让我们知道以下器件是否支持 1Hz 和 10MHz 单端时钟。

时钟类型：1.8V CMOS

部件号： — TMUX2819DSGR

[参考译文] LMX2595：LMX2595—平衡 — 非平衡变压器集成原理图和器件建议

admin — Tue, 26 May 2026 06:17:59 GMT

Other Parts Discussed in Thread: LMX2595

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1649171/lmx2595-lmx2595-balun-integration-schematic-and-part-recommendation

器件型号： LMX2595

尊敬的 TI 技术支持团队：

我目前正在使用 LMX2595，我想使用平衡 — 非平衡变压器将差分输出 RFoutAP 和 RFoutAM 合并为单端输出。

我有以下问题：

1.您能否分享一个参考原理图、说明如何在 LMX2595 上将平衡 — 非平衡变压器与 RFoutAP 和 RFoutAM 集成在一起？

在 7GHz 至 15GHz 的频率下，对于此应用，您推荐使用哪种平衡 — 非平衡变压器器件？

3.是否有任何相关的应用手册或参考设计？频率的输出功率有何变化？

感谢您的支持。

此致、

[参考译文] LMK00105：输出引脚电压

admin — Mon, 25 May 2026 14:01:09 GMT

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1649032/lmk00105-output-pin-voltage

器件型号： LMK00105

尊敬的团队：

客户想知道当 VDD = 3.3V、OE = 3.3V、VDDX = 0V 时、输出引脚中的输出电压是多少、

根据其他 E2E 链路、它应该为 0V、阻抗是多少？

如果有外部电源轨、输出将钳位在 1V、我的理解是否正确？

客户是否可以使用 100K 接地并钳位到地、这会有任何风险？

谢谢您、

Yishan Chen

[参考译文] LMK00804B-Q1：有关 VDDO 引脚配置、特别是引脚 11 和 15。

admin — Mon, 25 May 2026 10:08:57 GMT

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1648947/lmk00804b-q1-regarding-the-vddo-pin-configuration-specifically-pins-11-and-15

器件型号： LMK00804B-Q1

您好：

是否可以向引脚 11 施加 3.3V 电压、并向另一个 VDDO 引脚（即引脚 15）施加 1.8V 电压？

我的理解是输出 Q0 和 Q1 由引脚 15 供电、而输出 Q2 和 Q3 由引脚 11 供电。是这样吗？

是否可以通过这种方式施加不同的电压、以便使输出在两个不同的电压电平下工作？

提前感谢您。

[参考译文] LMX1205：IBIS 模型问题

admin — Fri, 22 May 2026 11:52:33 GMT

Other Parts Discussed in Thread: LMX1205

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1648592/lmx1205-issues-with-the-ibis-model

器件型号： LMX1205

您好的团队、

我使用 LMX1205 的 IBIS 模型。我尝试仿真 CLKOUT 模型：我选择了引脚 18 和 19。

附上电气原理图。

端口号 3 是信号源（频率为 5GHz 的方波）。

模型的输出端出现了错误的波形。为什么？我的设置有问题吗？

我尝试使用另一个 ibis 模型 (LMK04610RTQ)、这是正确的做法。

可以帮帮我吗？

提前感谢您。

此致、

Matteo Ricci

[参考译文] LMK1C1104：LMK1C1104

admin — Thu, 21 May 2026 13:13:29 GMT

Other Parts Discussed in Thread: LMK1C1104, LMK1C1104A

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1648212/lmk1c1104-lmk1c1104

器件型号： LMK1C1104

我们已使用 LMK1C1104 部署了设计。我们观察到时钟输出延迟一定数量的输入时钟周期、这给我们的设计带来了一些困难。

据推测、这在数据表中描述为 t_start、t_1G_on、t_1G_off。

两个问题：

以周期数表示的该延迟是确定性的吗？例如、在输出时钟存在之前、它始终是 3 个输入时钟周期？
我认为 LMK1C1104A 是新内容、是否会删除此行为？这对我们来说是非常可取的,如果是的话。

[参考译文] LMX2820：SPI 编程序列

admin — Thu, 21 May 2026 10:48:29 GMT

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1648151/lmx2820-spi-programming-sequence

器件型号： LMX2820

我是否可以将 CS#引脚配置为 LVTTL IO、而不是 SPI 线路。

请提供 PLL 编程的时序图。

[参考译文] LMK04828：最大 OSCin 频率

admin — Thu, 21 May 2026 08:52:07 GMT

Other Parts Discussed in Thread: LMK04828

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1648084/lmk04828-maximum-oscin-frequency

器件型号： LMK04828

我想知道是否可以在 500MHz - 600MHz 之间的频率驱动 LMK04828 的“OSCin“和“OSCin*“输入。

大家知道、LMK04828 数据表规定了 500MHz 的最大频率、但我想知道在任何特定情况下该输入是否可以支持更高的频率？

请注意、我们当前使用差分、交流耦合、LVDS 输入时钟。

非常感谢您提供的任何信息！

谢谢

[参考译文] LMK5B12212：针对 SKY63104CA17670GFR 的 TI 解决方案。

admin — Thu, 21 May 2026 05:45:34 GMT

Other Parts Discussed in Thread: LMK5B12212

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1647999/lmk5b12212-for-ti-solution-for-sky63104ca17670gfr

器件型号： LMK5B12212

您好的团队、

请帮助咨询 TI 针对 SKY63104CA17670GFR的解决方案。

谢谢！

Jenny

[参考译文] CDCLVP1102：需要以下部件号的预期寿命数据

admin — Thu, 21 May 2026 05:30:12 GMT

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1647994/cdclvp1102-need-life-cycle-expectancy-data-for-the-below-part-numbers

部件号： CDCLVP1102

您好：

我目前正在进行淘汰管理。请提供以下部件号的预期寿命（以 yrs 为单位）。

提前感谢您的支持。

此致、

Kumar

[参考译文] CDCLVP1102：需要以下部件号的预期寿命数据

admin — Thu, 21 May 2026 05:30:12 GMT

Other Parts Discussed in Thread: CDCLVP1102

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1647993/cdclvp1102-need-life-cycle-expectancy-data-for-the-below-part-numbers

部件号： CDCLVP1102

您好：

我目前正在进行淘汰管理。请提供以下部件号的预期寿命（以 yrs 为单位）。

提前感谢您的支持。

此致、

Kumar

[参考译文] CDCE6214：编程序列

admin — Wed, 20 May 2026 13:05:17 GMT

Other Parts Discussed in Thread: CDCE6214, CDCE6214-Q1

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1647759/cdce6214-programming-sequence

器件型号： CDCE6214

尊敬的团队：

代表我们的客户发帖。

我将与我们的客户分享此 E2E 帖子、以便他可以在需要时回复。

我正在使用 TICS Pro 软件为 CDCE6214-Q1 离线设计寄存器值。输入参数为：基准时钟= 40MHz、倍频器= 1、整数= 64、NUM = 0、DEN = 10。 PSA = 4、ZDM =关闭、SCC =关闭、DCO =关闭、IOD = 35。 OUT1-4 已自动计算所需的 18.285714MHz 频率。 CDCE6214 中有 86 个寄存器、我应该采用什么序列来通过 I2C 对所有这些寄存器进行编程、干扰 MCU？

此致、

Danilo

[参考译文] TXS0104E：TXS0104E 是否可以是一款能够驱动 9.8MHz 时钟的导通栅极架构电平转换器

admin — Wed, 20 May 2026 07:37:36 GMT

Other Parts Discussed in Thread: TXS0104E, SN74AXC1T45

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1647597/txs0104e-can-txs0104e-a-pass-gate-architecture-level-translator-able-to-drive-9-8mhz-clk

器件型号： TXS0104E
Thread 中讨论的其他器件： SN74AXC1T45

在我们当前的设计中、我们通过 UART 通信在电话调制解调器 IC Si2457 和 PIC18F26K22 之间添加了电压电平转换器。来自 Si2457 的 9.8MHz CLKOUT 是到 PIC micro 的输入 CLK。根据 TXS0104E 的内部架构和 MCU 输入具有干净边沿时钟的数据表指南、TXS0104E 是否能够驱动上述时钟、适用于可靠的时钟传输。请确认 TXS0104 是否有能力或建议任何更好的更换

[参考译文] LMK1C1102：LMK1C1102 未使用的输出

admin — Tue, 19 May 2026 20:05:25 GMT

Other Parts Discussed in Thread: LMK1C1102

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1647462/lmk1c1102-lmk1c1102-unused-outputs

器件型号： LMK1C1102

在 LMK1C1102 的数据表中、说明引脚 5 和 7 未连接 (NC)、未使用的输出可以保持悬空。可以换用这些引脚吗？

[参考译文] LMK04832：PLL 无法锁定在特定的相位检测器频率

admin — Tue, 19 May 2026 17:29:03 GMT

Other Parts Discussed in Thread: LMK04832

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1647439/lmk04832-pll-failing-to-lock-at-certain-phase-detector-frequencies

器件型号： LMK04832

您好：

我们已经在 PLL2 中使用 LMK04832、即在无线电时钟树中采用内部 VCO1 单 PLL 模式来提供 UPCONVERTER 的 LO 输入大约 2 年、具有 122.88MHz 输入和 122.88MHz 输出。在下图中、PLL1 在寄存器中启用、但在我们的设计中不使用、TICS 文件： Nominal_LMK04832.tcs。我们的环路滤波器如下所示：

我们最近发现、时钟树在冷 (<–10C) 条件下进行了微解锁、导致高符号速率下的数据丢失。它表现为在~10us 跨度内功率下降~1dB（使用频谱分析仪的零跨度模式捕捉）并且星座图中的相位在旋转（在冷但不是室温下）。这促使我们进行了调查、在该调查中、我尝试了在我们的设计中使用相同的 122.88MHz 输入的同时改变 LMK04832 的相位检测频率。在我们的设计中、我们使用具有 TCXO 输入的 SI5345 作为时钟发生器、为 LMK 等提供馈电。我发现 PLL 将完全无法锁定在 12.288、24.576 和 40.96MHz 相位检测频率的室温下（使用 CLKin0 R 分频器进行测试）。奇怪的是、由于某种原因、它能够锁定在 30.72MHz。然后、我将 50MHz TCXO 馈送到 LMK04832 CLKin1 输入（通过 PN：SN65LVDS9638D 50MHz 驱动器、设计中的所有其他部分保持恒定、但 125MHz 输出除外）、它仍然无法在室温下锁定 (TICS 文件：fin_LMK04832_TCS)。我确认进入 CLKin1 的信号干净、大于 500mVpp 的差分。然后、我尝试将上面所示环路滤波器中的电阻器从 330 Ω 更改为 1k Ω、因为 PLLatinum Sim 指示这将增加 50MHz 输入情况下的相位裕度（PLLatinum Sim 针对抖动进行了优化）、但仍然无法在室温下锁定。

最终、我想解决冷态微解锁问题、但我认为解决在较低相位检测器频率下锁定失败问题将有助于指导我实现这一点、因为这些不稳定可能是相关的。因此、现在我想帮助让 LMK04832 使用不同的相位检测器频率、谢谢！

[参考译文] LMK00105：需要类似的 IC

admin — Tue, 19 May 2026 13:52:44 GMT

Other Parts Discussed in Thread: LMK00105, LMK1C1102

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1647356/lmk00105-need-similar-ic

器件型号： LMK00105
主题 LMK1C1102 中讨论的其他器件

尊敬的团队：

请为 LMK00105 提供类似的 IC、该器件具有一个支持 25MHz 时钟输入和晶体输入的 2 通道 LVCMOS 扇出缓冲器。

[参考译文] LMX2820：确认多个 LMX2820 芯片可使用同一 MUXOUT 线路

admin — Tue, 19 May 2026 13:26:28 GMT

Other Parts Discussed in Thread: LMX2820

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1647342/lmx2820-confirm-multiple-lmx2820-chips-can-use-same-muxout-line

器件型号： LMX2820

您好、根据针对特殊问题的答案、只要使用 R3 寄存器来相应地设置芯片、2820 的 MUXOUT 引脚就可以与多个其他 LMX2820 放在同一总线上。答案最后指出有一个计划将此信息集成到器件的数据表/寄存器映射中、但当我检查这些来源时、我找不到任何表明器件工作方式这种情况的迹象。

我正在研究一个四通道芯片、我们计划使用四个 LMX2820 进行工作。我的目的是让它们全部使用相同的 MUXOUT 线路、并根据需要禁用/启用

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1007783/lmx2820-muxout-pin-tri 状态

[参考译文] LMX2572LPEVM：评估 LMX2572LPEVM 的 PLL 锁定时间

admin — Tue, 19 May 2026 10:16:15 GMT

Other Parts Discussed in Thread: LMX2572LPEVM

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1647254/lmx2572lpevm-evaluating-the-pll-lock-time-of-the-lmx2572lpevm

器件型号： LMX2572LPEVM

我将评估 LMX2572LPEVM 的 PLL 锁定时间。我测量了将频率从 100MHz 更改为 125MHz 时的时间与频率比。

频率变化方法如下：

*将 N 分频器值从 32 更改为 40

*点击了 VCO 校准

预计将出现以下两个问题：

(1) PLL 锁定时间略小于 60us

(2) 约 85 μ s 时发生了短时脉冲波干扰

关于 (1)、我认为速度太慢了。数据表显示锁定时间为 20us。

为了避免 (2) 中的干扰、PLL 锁定时间约为 90us。

(1) 和 (2) 中的问题是否有解决方案？

顺便说一句、用于测量的示波器是 Trotechnics MSO64B、10 GHz 类型。