时钟和时序（参考译文帖）(Read Only) - 最近的话题

[参考译文] LMK6C：用于 DP83867IR 的振荡器

admin — Thu, 11 Jun 2026 23:20:15 GMT

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1654726/lmk6c-oscillator-for-dp83867ir

器件型号： LMK6C
主题中讨论的其他器件： DP83867IR、

大家好！

我正在考虑将 LMK6CE025 与 DP83867IR 配合使用。它是最佳的吗？

此外、您能否推荐 BAW 振荡器用于通过 RGMII 实现 1G/100M/10M 以太网通信的 PHY 和振荡器组合？

此致、
Ishiwata

RE: [参考译文] LMK6C：用于 DP83867IR 的振荡器

admin — Fri, 12 Jun 2026 22:00:42 GMT

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Ishiwata：

LMK6C 应足以连接 DP83867IR、因为它可以配置为器件所需的 25MHz 振荡器输入频率输出。

我们的以太网团队更熟悉我们的 PHY 产品系列、该产品系列可让您通过 RGMII 实现 1G/100M/10M 以太网通信、请随时与他们联系以获得 PHY 支持。对于我们的 BAW 振荡器、 LMK6C 或 CDC6C 是 LVCMOS 输出的不错选择、具体取决于振荡器所需的性能、功耗和抖动。

此致、
Jaryd.

RE: [参考译文] CDCS503：即使没有输入、输出也会振荡。

admin — Fri, 12 Jun 2026 18:49:39 GMT

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

由于对话通过电子邮件持续进行、请关闭此 e2e 帖子。

作为参考、这应该是器件的预期行为。 CDCS503 内部是一个 PLL、用于稳定器件的输出频率和 SSC 功能。在这部分中、PLL 没有用于使时钟输出静音的保持模式或输入损耗检测功能、因此当断开输入基准时、输出将在不稳定、自由运行的模式下继续。如果您希望在没有时钟输入时使输出静音、最好在不再提供 FPGA 时钟输入时下拉 OE 引脚。

[参考译文] CDCS503：即使没有输入、输出也会振荡。

admin — Wed, 10 Jun 2026 12:51:30 GMT

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1654102/cdcs503-the-output-oscillates-even-though-there-is-no-input

部件号： CDCS503

您好的团队、

即使输入处于稳定的高电平或低电平状态、输出也会显示一个波形。
输入和输出均连接到 FPGA、接线中串联了一个 22 Ω 电阻器。
未连接上拉或下拉电阻器。
由于 FPGA 有内部上拉电阻器、我最初认为这不是问题、但我怀疑 FPGA 和输入之间缺少上拉电阻器可能是导致该问题的原因。
输入端没有上拉或下拉是否会导致输出振荡？
如果需要共享电路和波形、我更愿意通过私人消息或电子邮件进行通信。

此致、

Ryu。

[参考译文] LMX2595EVM：输出滤波器 PL LMX2595

admin — Fri, 12 Jun 2026 16:09:44 GMT

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1655039/lmx2595evm-output-filter-pl-lmx2595

器件型号： LMX2595EVM
主题中讨论的其他器件： LMX2595 、LMX2594、 LMX2820

尊敬的专家：

我目前正在开发一款基于 LMX2595 PLL 的变送器、并对数据表中和 LMX2595EVM 上所示的输出电路有疑问。

根据数据表、射频输出级实现为集电极开路输出、因此需要一个上拉元件（电阻器或电感器）。这部分对我来说很清楚。

但是、查看 LMX2595EVM 原理图时、我注意到除了上拉电阻器 (R37 和 R38) 外、在这些电阻器与 VCC 之间的中心节点之间还连接了一个电感器 (L1)、并在同一节点和接地端之间连接了一个电容器 (C6)。

您能解释一下这些附加组件的用途吗？

我的假设是 L1 和 C6 会形成一个过滤网络

防止射频能量泄漏到电源轨中、
抑制来自电源的噪声、或
以其他方式改善输出级的射频性能。

您是否还能阐明射频输出本质上是否可视为输出缓冲级内晶体管的集电极节点？

这些额外的元件使射频布局更具挑战性、因此我想了解它们是否通常需要、它们提供的性能优势以及在哪些情况下可能被忽略。

非常感谢您的支持。

此致、

Robin Sauerzapf

RE: [参考译文] LMX2595EVM：输出滤波器 PL LMX2595

admin — Fri, 12 Jun 2026 18:18:31 GMT

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

[quote]您是否还能说明射频输出本质上是否可以被视为输出缓冲级内晶体管的收集器节点？[/quote]

是的、这些是集电极开路输出、输出引脚位于集电极节点上。

[引述 userid=“530666“ url=“~/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1655039/lmx2595evm-output-filter-pl-lmx2595

我的假设是 L1 和 C6 会形成一个过滤网络

防止射频能量泄漏到电源轨中、
抑制来自电源的噪声、或
以其他方式改善输出级的射频性能。

[/报价]

如果不存在电感器、L-C 网络中的电容器将直接纳入旁路网络；电阻器/晶体管失配导致输出驱动器电流或容差相关影响的任何微小变化都会由低电感旁路网络平滑处理、同时包含射频能量并略微改善共模抑制（从而降低电源噪声）。但是、由于电感器也是上拉网络的一部分、因此必须将额外的电容器用作上拉电阻器旁路电容器的等效电容、因为通过上拉电感器的环路电感将足够大、从而降低现有电源旁路的效果。

为什么要使用电感器呢？事实证明、在考虑到封装和驱动器寄生效应后、纯电阻式 50Ω 上拉电阻在较高频率下与 LMX2594 输出级不太匹配。几年前、一位同事编写了一份有关输出电源行为的详细文档、详细说明了在高频下维持输出功率所需的电感上拉电阻（见下文）-特别是请参阅第 4 章。

e2e.ti.com/.../0535.High-Frequency-Open-Collector-Outputs.pdf

LMX2820 等后续器件已将上拉元件移至输出级、从而大大简化了布局并提高了整个频率范围内的整体电源平坦度。如果外部上拉网络负担过重、那么 LMX2820 和其他较新的合成器在目前或未来的工作中可能值得考虑。

RE: [参考译文] LMX2492：修改寄存器的过程

admin — Thu, 11 Jun 2026 22:15:11 GMT

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好！

一旦 RAMP_EN = 1、我们便无法更改单个斜坡的启动或停止频率。我们需要使 RAMP_EN = 0、更改起始/停止频率、然后再次使 RAMP_EN = 1。

然而、在斜坡期间、我们可以通过 PLL_N 和 PLL_NUM 更改整体频率。

例如、如果斜坡介于 9600MHz 和 9800MHz 之间、我们可以动态更改 PLL_N 和 PLL_NUM 值、使斜坡频率变为 9750MHz 和 9950MHz。

[参考译文] LMX2492：修改寄存器的过程

admin — Wed, 10 Jun 2026 15:06:47 GMT

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1654173/lmx2492-the-process-for-modifying-the-register

器件型号： LMX2492

我们当前使用 LMX2492 进行连续波扫描。如果我们需要在线修改扫描的起始频率、修改寄存器的过程是什么？我们现在尝试的是写入所有寄存器一次并成功修改扫描的起始频率。如果仅在本地修改更改的寄存器、则扫描的起始频率将不正确。您能看一下如何操作吗？

[参考译文] BQ32000：组装后的初始 Vcc 初始化

admin — Thu, 11 Jun 2026 12:35:49 GMT

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1654561/bq32000-initial-vcc-initialization-after-assembly

器件型号： BQ32000

好的一天、

我目前正在调查在初始 PCB 组装后与电池放电相关的问题。

在 PCB 的每个元件之后、焊接 SMT 和 THT。 PCB 进入存储。 RTC 备用电池在组装的这一阶段进行焊接。（CR2430 单元）

从第 8.2.2.3 章利用 BQ32000 的备用电源 所述的点来看、似乎备用电池的消耗速度比预期快得多、因为存在总功率损耗情况、然后连接备用电源（焊接电池）、但由于 PCB 未通电、因此绝不会出现 Vcc 初始化条件。

这是否意味着 BQ32000 在这种情况下可以更快地对电池放电？我们能否获得有关 8.2.2.3 使用备用电源 一章的更多信息？

RE: [参考译文] BQ32000：组装后的初始 Vcc 初始化

admin — Thu, 11 Jun 2026 21:20:16 GMT

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好！

将电池安装到 Vback 引脚后、我们需要向 Vcc 引脚提供至少 1ms 的电源电压。移除电源电压后、器件将切换至使用 Vback 电源、因此消耗的电流为 1.5µA 最大值

RE: [参考译文] CDCS503：即使没有输入、输出也会振荡。

admin — Thu, 11 Jun 2026 21:08:07 GMT

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Ryu、

我已向您的电子邮件地址发送了一封电子邮件、因此您也应该拥有我的。请允许我们有时间考虑您的问题。

此致、
Jaryd.

RE: [参考译文] LMK3H0102：Probe Card 参考原理图

admin — Thu, 11 Jun 2026 16:39:59 GMT

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Dinesh：

[quote]它可以承受的关闭周期时间是多少、因为每次我们都将关闭此设备。[/quote]

这些测试是在室温下进行的吗？

此致、

Sandra

[参考译文] LMK3H0102：Probe Card 参考原理图

admin — Wed, 03 Jun 2026 10:50:29 GMT

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1651895/lmk3h0102-reference-schematic-for-probe-card

器件型号： LMK3H0102

尊敬的团队：

我们正在设计探针卡来测试 PCIe Gen6。我们需要能够支持 PCIe 第 6 代 HCSL 时钟的器件

我们不会使用 I2C 接口、而是希望为 VDD 和 VDDO 使用单电源、以便节省测试仪资源。请将参考原理图与这两个特性共享。
此器件可用于晶圆测试吗
它可以承受的关闭周期时间是多少、因为会有超过 1M 的接触、每次我们都会关闭此设备。

此致

Dinesh

[参考译文] LMK05318B：关于 LMK05318BTRGZRQ1 时钟输出和工作温度的说明申请

admin — Tue, 09 Jun 2026 13:10:01 GMT

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1653666/lmk05318b-requisition-for-clarification-on-clock-outputs-and-operating-temperature-of-lmk05318btrgzrq1

器件型号： LMK05318B

您好、

我是 iWave Global 的 Dinesh。我已尝试从 LMK05318BTRGZRQ1 时钟发生器器件生成 200MHz、100MHz、156.25MHz 和 148.5MHz 时钟频率、但显示错误。您能否澄清一下我们是否可以通过该时钟合成器生成上述所有频率？

您还能说明这个 LMK05318BTRGZRQ1 器件的工作温度吗？

期待您的答复。

此致、
Dinesh

RE: [参考译文] LMK05318B：关于 LMK05318BTRGZRQ1 时钟输出和工作温度的说明申请

admin — Thu, 11 Jun 2026 09:31:42 GMT

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Jaryd：

感谢您的澄清和支持。

此致、
Dinesh

RE: [参考译文] CDCS503：即使没有输入、输出也会振荡。

admin — Thu, 11 Jun 2026 02:26:03 GMT

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Jaryd：

感谢您的答复。
由于我没有您的电子邮件地址、我已向您发送了一个朋友请求。

此致、

Ryu。

RE: [参考译文] CDCS503：即使没有输入、输出也会振荡。

admin — Thu, 11 Jun 2026 02:04:01 GMT

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Ryu、

我们正在调查您的查询,我们将在接下来的几天内回复您。请随时通过电子邮件发送您的配置/范围读数、因为这可能有助于调试您的问题。

此致、
Jaryd.

RE: [参考译文] LMK05318B：关于 LMK05318BTRGZRQ1 时钟输出和工作温度的说明申请

admin — Wed, 10 Jun 2026 23:17:02 GMT

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Dinesh：

遗憾的是、我们没有 DPLL 器件支持–40°C 至 125°C 的工作温度范围和您正在寻找的 3 个频域。

我们有 CDCE937-Q1、这是一款 3-PLL 时钟发生器器件、具有–40°C 至 125°C 的工作温度范围、但该器件只支持 LVCMOS 输出、而且抖动不像 LMK05318B-Q1 那样好。根据您的抖动规格和使用 LVCMOS 输出、这可能是一个很好的选择。

此致、
Jaryd.

RE: [参考译文] LMK5C33216A：LMK5C33216A：未使用的输入

admin — Wed, 10 Jun 2026 19:14:47 GMT

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Ken：

感谢您的澄清！是、在这种情况下、FB1/FB2 可选表示如果未使用 IN0/1、则可以选择将铁氧体磁珠替换为短接。

此致、
Jaryd.

[参考译文] LMK5C33216A：LMK5C33216A：未使用的输入

admin — Tue, 09 Jun 2026 21:23:25 GMT

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1653815/lmk5c33216a-lmk5c33216a-unused-inputs

器件型号： LMK5C33216A

IN0/1_P/N

不使用这些输入。

可以保持未连接状态、还是需要 PU 或 PD 电阻器？
在 EVM 指南中找到了有关在不使用 IN0/1 输入时不将 VDD_IN0/1 引脚连接到 VDD 的注释。这是真的吗？

我在数据表中找不到有关这种情况的任何信息。

谢谢你

RE: [参考译文] LMK5C33216A：LMK5C33216A：未使用的输入

admin — Wed, 10 Jun 2026 18:59:05 GMT

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Jaryd,

感谢您的回答、这对我们很有帮助。有关 VDD_IN0/1 的注释实际上位于数据表中、而不是 EVM 指南中。它位于图 10-3 的第 78 页。

在本应用手册中、“可选“表示我不确定它是指“填充在组件中为可选“、还是指“包含在电路设计中为可选“。第一种情况会将 FB 替换为开路、而第二种情况会将 FB 替换为短路。根据您的回答、我理解为“可选“是指用短接来替换 FB。

RE: [参考译文] LMK1D1204：IN_SEL 为开路时的 LMK1D1204 时钟输出状态

admin — Wed, 10 Jun 2026 18:10:56 GMT

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

谢谢！这回答了问题。

[参考译文] LMK1D1204：IN_SEL 为开路时的 LMK1D1204 时钟输出状态

admin — Tue, 09 Jun 2026 03:53:46 GMT

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1653434/lmk1d1204-lmk1d1204-clock-output-state-when-in_sel-is-open

器件型号： LMK1D1204

您好、

LMK1D1204 的数据表指定了当 IN_SEL 输入引脚保持未连接状态时、时钟输出为逻辑低电平。这是否意味着所有 OUT_P 和 OUT_N 引脚都被驱动至 0V、或者在本例中、逻辑低电平是否意味着 OUT_N 的典型值为~1.375V、OUT_P 的典型值为~1.025V、即 OUT_P - OUT_N =- VOD？

任何见解都将不胜感激。

RE: [参考译文] LMK1D1204：IN_SEL 为开路时的 LMK1D1204 时钟输出状态

admin — Wed, 10 Jun 2026 18:04:20 GMT

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好 Yingfei：

当 IN_SEL 引脚保持悬空时、输出会被拉至静态逻辑低电平（禁用）、在这种情况下意味着所有输出 (OUT_P 和 OUT_N) 都被拉至逻辑低电平状态。器件寄存逻辑低电平状态的最小值和最大值如下所示：

此致、
Jaryd.

RE: [参考译文] LMK5C33216A：LMK5C33216A：未使用的输入

admin — Wed, 10 Jun 2026 17:40:29 GMT

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好：

要回答您的问题：

未使用的时钟输入可以保持悬空或下拉；通常、保持时钟输入悬空是最佳做法。确保器件寄存器中也禁用这些输入。
在 VDD_IN0/1 的电源滤波中包含铁氧体磁珠是可选的、但最好将 VDD_IN0/1 引脚保持连接到 VDD、因为 PD #引脚会通过 VDD_IN 在内部上拉至 VDD。我在 EVM 指南中未找到任何关于在不使用 IN0/1 时不连接 VDD_IN 的内容、是否有您在查看的特定部分？

此致、
Jaryd.