https://e2echina.ti.com/support/machine-translation/mt-clock-timing/zh-CNTelligent Community 13https://e2echina.ti.com/support/machine-translation/mt-clock-timing/f/mt-clock-timing-forum/1091195/lmx2594-lmx2594-sysref-quot-quot/3927409Fri, 22 May 2026 23:41:00 GMT91561404-af28-475a-b96b-cb6cbaadd097:418defd3-3fc6-45e3-b330-ea2fc0456827admin请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好！ 输出 A 和 B 之间的偏移 (sysref) 随分频器值的其余部分而变化、但这种偏斜在下电上电期间保持不变。machine_translationhttps://e2echina.ti.com/support/machine-translation/mt-clock-timing/f/mt-clock-timing-forum/1091196/lmx2572-rfouta-rfoutb-lmx2572-sysref/3927411Fri, 22 May 2026 23:17:00 GMT91561404-af28-475a-b96b-cb6cbaadd097:1226ab89-ee74-4d66-8045-942a95b570b3admin请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 尊敬的 Wenhao： 我们没有用于 RFOUTA 和 RFOUT 之间偏移的 PVT 数据 (sysref)。 在 EVM 上测得的偏移为 880ps。 更改 MASH_SEED 不会更改输出 A 和 B 之间的相位machine_translationhttps://e2echina.ti.com/support/machine-translation/mt-clock-timing/f/mt-clock-timing-forum/1091197/lmk04832-pll/3927414Fri, 22 May 2026 22:22:00 GMT91561404-af28-475a-b96b-cb6cbaadd097:dfe88d04-b90d-46f5-8675-7d75b97825e9admin请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 尊敬的 Justin： 我可以使用您的 50MHz 配置将 EVM 锁定。 您的常规 122.88MHz 配置也可以使用。 您正在将 Status_LD2 引脚用作锁定检测、可使用示波器监测此引脚、以便我们知道此引脚在系统故障期间是否保持高电平。 Si 器件还支持锁定检测和 LOS 检测、您还可以监控这些输出以验证此器件上是否也发生了解锁。machine_translationhttps://e2echina.ti.com/support/machine-translation/mt-clock-timing/f/mt-clock-timing-forum/1091198/lmk04610/3927417Fri, 22 May 2026 20:54:00 GMT91561404-af28-475a-b96b-cb6cbaadd097:9ac695f6-8aa7-4acd-b2f6-93fb6810e945admin请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好！ PLL1 用作抖动清除器、只要环路带宽非常小、输出相位噪声基本上等于 VCXO 的相位噪声。 该应用的典型环路带宽低于 20Hz。 如果环路带宽为 20Hz、则 PLL1 的相位噪声在 20Hz 之后等于 VCXO 相位噪声。 您也可以使用所需的任何环路带宽、只需 通知 TICS Pro 并点击 Find PLL1 Settings 按钮。 例如、100Hz 带宽。 10Hz 带宽。machine_translationhttps://e2echina.ti.com/support/machine-translation/mt-clock-timing/f/mt-clock-timing-forum/1091199/lmx2820-spi/3927418Fri, 22 May 2026 20:33:00 GMT91561404-af28-475a-b96b-cb6cbaadd097:5791ff83-a168-42ce-88ab-cab916e1d2ffadmin请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好！ 只要时序满足器件要求、SPI 信号是来自逻辑器件的专用 SPI 端口还是 IO 端口都无关紧要。machine_translationhttps://e2echina.ti.com/support/machine-translation/mt-clock-timing/f/mt-clock-timing-forum/1091200/lmx1205-ibis/3927419Fri, 22 May 2026 20:16:00 GMT91561404-af28-475a-b96b-cb6cbaadd097:c844e70c-05ee-4b23-9e79-0f4560adc5ceadmin请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好！ 我这边没有问题。machine_translationhttps://e2echina.ti.com/support/machine-translation/mt-clock-timing/f/mt-clock-timing-forum/1091200/lmx1205-ibisFri, 22 May 2026 11:52:00 GMT91561404-af28-475a-b96b-cb6cbaadd097:40593eb9-0178-42ac-a6ea-ea50440995beadminOther Parts Discussed in Thread: LMX1205 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1648592/lmx1205-issues-with-the-ibis-model 器件型号： LMX1205 您好的团队、 我使用 LMX1205 的 IBIS 模型。 我尝试仿真 CLKOUT 模型：我选择了引脚 18 和 19。 附上电气原理图。 端口号 3 是信号源（频率为 5GHz 的方波）。 模型的输出端出现了错误的波形。 为什么？ 我的设置有问题吗？ 我尝试使用另一个 ibis 模型 (LMK04610RTQ)、这是正确的做法。 可以帮帮我吗？ 提前感谢您。 此致、 Matteo Riccimachine_translationLMX1205Aerospace & Defensehttps://e2echina.ti.com/support/machine-translation/mt-clock-timing/f/mt-clock-timing-forum/1090922/lmk1c1104-part2-8mhz-mcu/3926521Fri, 22 May 2026 00:38:00 GMT91561404-af28-475a-b96b-cb6cbaadd097:4a9c98db-e647-4658-b39f-fe620c2d6addadmin请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 尊敬的 Conor： 很抱歉第一篇帖子的延迟。 建议针对您的用例使用 LMK1C1104。 2.是的,这是可以接受的。 3.我们没有 5V LVCMOS 缓冲器可以支持与您用例一样高的频率。 谢谢、 Michaelmachine_translationhttps://e2echina.ti.com/support/machine-translation/mt-clock-timing/f/mt-clock-timing-forum/1090923/cdclvp1102/3926522Fri, 22 May 2026 00:34:00 GMT91561404-af28-475a-b96b-cb6cbaadd097:0ba6b70a-89e0-4568-bd98-38a9ea5a3a9dadmin请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 关闭该线程、因为它是重复的。 谢谢、 Michaelmachine_translationhttps://e2echina.ti.com/support/machine-translation/mt-clock-timing/f/mt-clock-timing-forum/1091197/lmk04832-pll/3927413Thu, 21 May 2026 23:51:00 GMT91561404-af28-475a-b96b-cb6cbaadd097:6740ae70-86f2-4a5e-a791-18d60137043fadmin请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 尊敬的 Noel： 感谢您的回复！ 我发送的图像是我们的标称配置、在该配置中、我们使用 122.88MHz 的相位检测频率。 在尝试降低相位检测频率时、我像您提到的那样使用了 PLL2_R 分频器、但在上述各种频率下仍然未能锁定。 尝试找出这些故障到 LMK 上、我通过将 50MHz TCXO 直接馈入 LMK CLKin1 来绕过 SI5345、并且仍然发现完全锁定失败（在这种情况下，我根本没有使用任何 R 分频器）。 这似乎是更邪恶的,你想看看我发送的 50MHz TICS 文件吗? 就微解锁而言、在零跨度模式下、每次捕获的时间似乎约为 10us（我似乎无法在这条评论中上传图片）。 我应该监控哪个引脚来检测 LMK04832 中的微解锁？ 我只看到可编程引脚 1 和 2、不确定如何使用这些引脚。 理想情况下、我希望使用 TCXO 直接驱动 LMK、以确定微解锁是否来自 LMK 或 SI5345、但我无法首先使 LMK 锁定！ 感谢您的帮助！machine_translationhttps://e2echina.ti.com/support/machine-translation/mt-clock-timing/f/mt-clock-timing-forum/1090924/txs0104e-txs0104e-9-8mhz/3926525Thu, 21 May 2026 19:18:00 GMT91561404-af28-475a-b96b-cb6cbaadd097:2564d3da-8eb7-4a09-bb1f-ada485eebed9admin请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 尊敬的 Mangala： 感谢您提供其他信息、LVC1T45 将能够覆盖您的应用以获得所需的 5V 支持： https://www.ti.com/lit/ds/symlink/sn74lvc1t45.pdf?ts = 1779391051173 & ref_url=https ps%253A%252F%252Fwww.ti.com%252Fproduct%252FSN74LVC1T45 此致、 插孔machine_translationhttps://e2echina.ti.com/support/machine-translation/mt-clock-timing/f/mt-clock-timing-forum/1090925/lmk1d2102l-10mhz-lmk1d2102l/3926526Thu, 21 May 2026 19:05:00 GMT91561404-af28-475a-b96b-cb6cbaadd097:b60a5625-d638-4b90-bfe5-d7d42d1333aaadmin请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好： [quote]1) 为什么 LMK1D1204 的相位噪声性能较差？ 这是否表现出较差的偏置、或者它是器件固有的？[/quote] LMK1C1104 的相位噪声性能确实优于 LMK1D1204。 1) LMK1D2102L 是否可能提供更接近 LMK1C1102 的相位噪声性能~/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1645196/lmk1d2102l-lmk1d2102l-phase-noise-performance-with-10mhz-sine-input？ 即用作较新的低噪声器件、或者差分输入中是否固有某些特性使其不适用？ 通过 LMK1Dxxxx 的差分/LVDS 输入、可实现更好的相位噪声性能。 从 LVCMOS 转换为 LVDS 时、由于偏置结构、必然会造成相位噪声损失。 [quote]3) 由于我需要差分输出、那么这里最好选择什么？ 您是否有可以为 LMK1D2102L 共享的任何相位噪声测试数据？[/quote] 您最好的选择是将 LMK1D1204 与数据表/SNAA411 中所示的偏置结构配合使用。 谢谢、 Michaelmachine_translationhttps://e2echina.ti.com/support/machine-translation/mt-clock-timing/f/mt-clock-timing-forum/1090664/lmk00105-ic/3925609Thu, 21 May 2026 18:58:00 GMT91561404-af28-475a-b96b-cb6cbaadd097:8430a045-36a8-48ce-a8f7-dc635762b178admin请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 尊敬的 Thrinesh： LMK1C1102 是一款支持该功能的 2 通道 LVCMOS 缓冲器。 只需确保晶体输入满足 LMK1C1102 的 VIH/VIL 电平。 谢谢、 Michaelmachine_translationhttps://e2echina.ti.com/support/machine-translation/mt-clock-timing/f/mt-clock-timing-forum/1090665/lmk1c1104-lmk1c1104/3925610Thu, 21 May 2026 18:30:00 GMT91561404-af28-475a-b96b-cb6cbaadd097:af0f8354-4eab-4587-aa50-25437cde8219admin请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 尊敬的 Evan： [quote]该延迟（以周期数表示）是否确定？ 例如、在输出时钟存在之前、它始终是 3 个输入时钟周期？ [/报价] 是的。 [引用 userid=“311420“ url=“~/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1648212/lmk1c1104-lmk1c1104 ] LMK1C1104A（我认为这是新内容）是否删除此行为？ 这对我们来说是非常可取的,如果是的话。[/quote] 也可以。 谢谢、 Michaelmachine_translationhttps://e2echina.ti.com/support/machine-translation/mt-clock-timing/f/mt-clock-timing-forum/1090924/txs0104e-txs0104e-9-8mhz/3926524Thu, 21 May 2026 18:13:00 GMT91561404-af28-475a-b96b-cb6cbaadd097:f01da4f5-581c-412f-8a7e-5f3138fcff9eadmin请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好、Jack、 感谢您的建议。 我们注意到、建议的 SN74AXC1T45 具有高达 3.6V 的电压限制。 在我们的设计中、我们需要将电压电平从 3.3V 转换为 5V。 您能否建议使用类似的支持 5V 工作电压的固定方向或方向控制电平转换器？ 期待您的建议。 此致、 Mangala Nmachine_translationhttps://e2echina.ti.com/support/machine-translation/mt-clock-timing/f/mt-clock-timing-forum/1090666/lmk5b12212-sky63104ca17670gfr-ti/3925611Thu, 21 May 2026 15:24:00 GMT91561404-af28-475a-b96b-cb6cbaadd097:1978b553-3dd8-4254-8d4b-576e5ac33274admin请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 尊敬的 Jenny： 看起来最接近的匹配项是 LMK5B12212（2 个输入、1 个 DPLL、2 个 APLL、12 个输出）。 它不兼容引脚、但应该是 SKY63104 的功能替代产品。 如果您对此有任何其他问题、请告诉我。machine_translationhttps://e2echina.ti.com/support/machine-translation/mt-clock-timing/f/mt-clock-timing-forum/1090665/lmk1c1104-lmk1c1104Thu, 21 May 2026 13:13:00 GMT91561404-af28-475a-b96b-cb6cbaadd097:1fd8b8a6-8689-4b10-95d2-4d5d3725fef1adminOther Parts Discussed in Thread: LMK1C1104 , LMK1C1104A 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1648212/lmk1c1104-lmk1c1104 器件型号： LMK1C1104 我们已使用 LMK1C1104 部署了设计。 我们观察到时钟输出延迟一定数量的输入时钟周期、这给我们的设计带来了一些困难。 据推测、这在数据表中描述为 t_start、t_1G_on、t_1G_off。 两个问题： 以周期数表示的该延迟是确定性的吗？ 例如、在输出时钟存在之前、它始终是 3 个输入时钟周期？ 我认为 LMK1C1104A 是新内容、是否会删除此行为？ 这对我们来说是非常可取的,如果是的话。LMK1C1104Wireless Infrastructuremachine_translationLMK1C1104Ahttps://e2echina.ti.com/support/machine-translation/mt-clock-timing/f/mt-clock-timing-forum/1090667/lmk04828-afe8030-evm-uboot/3925614Thu, 21 May 2026 12:47:00 GMT91561404-af28-475a-b96b-cb6cbaadd097:9104bbbb-a719-4118-8187-c324a2371ad8admin请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好、Kang、 您能帮我解决这个问题吗？machine_translationhttps://e2echina.ti.com/support/machine-translation/mt-clock-timing/f/mt-clock-timing-forum/1091199/lmx2820-spiThu, 21 May 2026 10:48:00 GMT91561404-af28-475a-b96b-cb6cbaadd097:4f1e005a-5337-4c0a-a7b2-e2538c9735d6admin请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1648151/lmx2820-spi-programming-sequence 器件型号： LMX2820 我是否可以将 CS#引脚配置为 LVTTL IO、而不是 SPI 线路。 请提供 PLL 编程的时序图。LMX2820machine_translationAerospace & Defensehttps://e2echina.ti.com/support/machine-translation/mt-clock-timing/f/mt-clock-timing-forum/1091198/lmk04610/3927416Thu, 21 May 2026 06:59:00 GMT91561404-af28-475a-b96b-cb6cbaadd097:6465509d-2708-4b9d-ba6e-8689ca13946fadmin请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 尊敬的 Noel： 1.就像环路带宽会根据输入和 VCXO 的相位噪声而变化一样,然后软件如何知道如何设置以获得最佳相位噪声 2.输出时,我将输入另一个 lmx 作为输入,所以如何得到 LMK04610 的相位噪声图machine_translation