https://e2echina.ti.com/support/machine-translation/mt-clock-timing/zh-CNTelligent Community 13https://e2echina.ti.com/support/machine-translation/mt-clock-timing/f/mt-clock-timing-forum/1094435/lmk5b33216/3939166Mon, 15 Jun 2026 16:41:00 GMT91561404-af28-475a-b96b-cb6cbaadd097:e1c33de8-5d99-4413-9515-9f5921b59b15admin请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好、Sky： 我已经审查了您的原理图、根据我能看到的内容、原理图在大多数器件中看起来都不错。 我的评论如下: 确保 0.1µF 电源滤波电容器在布局中靠近器件引脚放置。 CAP_DIG 的建议电容值为 10µF。 此致、 Jaryd.machine_translationhttps://e2echina.ti.com/support/machine-translation/mt-clock-timing/f/mt-clock-timing-forum/1094436/tas5825m-i2c/3939168Mon, 15 Jun 2026 16:29:00 GMT91561404-af28-475a-b96b-cb6cbaadd097:d9557357-f845-42e5-91ef-45b34b14efc9admin请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 尊敬的 Dongjo： 如果向 DVDD 添加外部电容或增加上拉电阻、则可以达到 20ns 的最小值。 此致、 Isaacmachine_translationhttps://e2echina.ti.com/support/machine-translation/mt-clock-timing/f/mt-clock-timing-forum/1094437/lmk3h0102-q1-lmk3h0102-q1-vddo/3939169Mon, 15 Jun 2026 15:55:00 GMT91561404-af28-475a-b96b-cb6cbaadd097:1ee63885-00bf-4ac0-ab05-0c943a4a082aadmin请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好 Sunny、 下表的屏幕截图。 VDDO_0 映射到引脚 10、VDDO_1 映射到引脚 13。 表中没有拼写错误、它们是 VDDO_0、VDDO_1 分别映射到 10、13 此致、 Sandramachine_translationhttps://e2echina.ti.com/support/machine-translation/mt-clock-timing/f/mt-clock-timing-forum/1094436/tas5825m-i2c/3939167Mon, 15 Jun 2026 15:07:00 GMT91561404-af28-475a-b96b-cb6cbaadd097:699522de-326c-4ac1-98b6-5b510e7fab30admin请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 尊敬的 Dongjo： 上升/下降时间比数据表更短可能会导致以下问题： •电平检测故障：I2C 输入引脚（包括寄生电容）需要 RC 充电/放电时间才能完成电平切换。 过短的边沿可能会导致从器件 (TAS5825M) 无法及时识别电平、从而导致数据/时钟采样错误。 •总线仲裁冲突：在多‑主器件场景中、过短的下降沿会破坏仲裁逻辑的“第一个‑Ω 至‑Ω 拉‑低胜出“规则、导致无法获得总线控制。 •EMI 和‑噪声：超‑快速边沿会产生高 1 μ s 频率谐波、导致电磁干扰；同时、电流突然变化会导致电源/接地反弹、从而影响总线级稳定性。 我正在与团队核实添加电容是否能够成为一种可行的解决方案、我将尽快答复您。 此致、 Isaacmachine_translationhttps://e2echina.ti.com/support/machine-translation/mt-clock-timing/f/mt-clock-timing-forum/1094438/lmk5b33414-lmk5b33414rgcr/3939171Mon, 15 Jun 2026 08:27:00 GMT91561404-af28-475a-b96b-cb6cbaadd097:550ef7a2-7b93-40c3-8caa-933f3bb6b1e6admin请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 尊敬的 Lu： 在大多数情况下、最小原理图看起来不错、我有如下评论： 引脚 10、18、50 和 64 的电容器标有“10k “、这些电容器应该是电阻器。 I2C 线路不应进行交流耦合。 电源滤波应包含铁氧体磁珠、以便将电源噪声与器件输入正确隔离。 下面显示了 LMK5B33414 EVM 用户指南的示例 。 此致、 Jaryd.machine_translationhttps://e2echina.ti.com/support/machine-translation/mt-clock-timing/f/mt-clock-timing-forum/1094436/tas5825m-i2cMon, 15 Jun 2026 07:53:00 GMT91561404-af28-475a-b96b-cb6cbaadd097:aa898064-0a30-4154-b84d-dc43fd3b180eadminOther Parts Discussed in Thread: TAS5825M 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1655305/tas5825m-i2c-timing 器件型号： TAS5825M 主题： 关于低于 20ns 的最小 I2C 上升/下降时间要求的阐释 尊敬的 TI 支持团队： 我们想详细说明 TAS5825M/TAS5826M 系列的最小 I2C 上升/下降时间要求。 在数据表时序表中、I2C 上升时间和下降时间规格包括 20ns 的最小值。 我们的 I2C 总线在 标准模式下运行、频率低于 100kHz 。 在某些测量条件下、测得的 SCL/SDA 上升或下降时间 小于 20ns 。 不过、波形看起来很干净、并且我们没有观察到明显的振铃、过冲、下冲或 I2C 通信错误。 我们想了解的是、 即使波形质量干净、上升/下降时间超过 20ns 是否会导致 IC 内部出现真正的功能或可靠性问题。 您能否澄清以下几点？ 20ns 的最短上升/下降时间是否 是 IC 内部正确运行的绝对要求？ 如果测得的上升/下降时间小于 20ns（例如大约 10ns）、但没有振铃、过冲、下冲或通信故障、这是否仍会导致 I2C 输入电路出现内部故障？ 20ns 的最低规格是否主要用于防止振铃、EMI 或过多的边沿速率等外部信号完整性问题？ 或者、由于 IC 输入缓冲器、数字滤波器、尖峰滤波器或内部 I2C 采样电路可能无法正确识别超过 20ns 的边沿、因此是否至少需要 20ns？ 如果边沿速度快于 20ns 但所有其他 I2C 时序参数都在规格范围内（例如 SCL 高电平时间、SCL 低电平时间，建立时间和保持时间）、则该条件是否应该被视为实时时序违例？ 在本例中、我们是否应该有意添加外部 RC 元件以将 I2C 边沿速率降低到 20ns 以上？ 如果添加外部电容可改善上升/下降时间值、但由于阈值交叉延迟而降低了 SCL 高/低时序裕度、则应优先考虑哪个参数？ 我们担心的是、如果原始波形已经很干净且通信稳定、那么只添加电容来满足 20ns 的最小上升/下降时间可能并不是理想的系统级解决方案。 请告知我们、预计上升/下降时间是否会低于 20ns、从而产生实际的 IC 运行风险、或者是否应将其主要视为信号完整性/EMI 设计指南。 此致、TAS5825MHome theater & entertainmentmachine_translationhttps://e2echina.ti.com/support/machine-translation/mt-clock-timing/f/mt-clock-timing-forum/1094437/lmk3h0102-q1-lmk3h0102-q1-vddoMon, 15 Jun 2026 07:02:00 GMT91561404-af28-475a-b96b-cb6cbaadd097:88e4ffc5-13e2-4d4d-921f-10452a443b75admin请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1655272/lmk3h0102-q1-pin-name-clarification-for-vddo-pin-in-lmk3h0102-q1 器件型号： LMK3H0102-Q1 您好团队： 我们正在使用 LMK3H0102TV1RGTRQ1 器件、从数据表的表 4-1 中、我们看到为引脚 10 和引脚 13 分配了 VDDO_0 引脚、为引脚 13 分配了 VDDO_1 引脚、这意味着引脚 13 必须使 VDD0_VDD1 正常工作 或 这是一个拼写错误（如果我在数据表中看到图 4-1、图中仅表示 Pin10 为 VDDO_0、Pin13 为 VDDO_1） 数据表链接 注意：这是一个纯粹的技术查询、目前不需要成本相关信息。 如有任何与订单相关的疑问、我们的采购团队将单独联系。LMK3H0102-Q1machine_translationhttps://e2echina.ti.com/support/machine-translation/mt-clock-timing/f/mt-clock-timing-forum/1094439/lmx2572lp/3939173Mon, 15 Jun 2026 00:46:00 GMT91561404-af28-475a-b96b-cb6cbaadd097:91ed13f1-4e14-41e2-b6aa-011c6782a138admin请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 尊敬的 Noel： 感谢您的快速答复。 我知道进一步削减是很困难的。machine_translationhttps://e2echina.ti.com/support/machine-translation/mt-clock-timing/f/mt-clock-timing-forum/1094314/lmk6c-dp83867ir/3938729Fri, 12 Jun 2026 22:00:00 GMT91561404-af28-475a-b96b-cb6cbaadd097:79965710-429b-4d37-95ef-a3c50597f994admin请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 尊敬的 Ishiwata ： LMK6C 应足以连接 DP83867IR、因为它可以配置为器件所需的 25MHz 振荡器输入频率输出。 我们的以太网团队更熟悉我们的 PHY 产品系列、该产品系列可让您通过 RGMII 实现 1G/100M/10M 以太网通信、请随时与他们联系以获得 PHY 支持。 对于我们的 BAW 振荡器、 LMK6C 或 CDC6C 是 LVCMOS 输出的不错选择、具体取决于振荡器所需的性能、功耗和抖动。 此致、 Jaryd.machine_translationhttps://e2echina.ti.com/support/machine-translation/mt-clock-timing/f/mt-clock-timing-forum/1094129/cdcs503/3937999Fri, 12 Jun 2026 18:49:00 GMT91561404-af28-475a-b96b-cb6cbaadd097:02209f7a-e4f7-45f2-964d-814e55e02bcfadmin请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 由于对话通过电子邮件持续进行、请关闭此 e2e 帖子。 作为参考、这应该是器件的预期行为。 CDCS503 内部是一个 PLL、用于稳定器件的输出频率和 SSC 功能。 在这部分中、PLL 没有用于使时钟输出静音的保持模式或输入损耗检测功能、因此当断开输入基准时、输出将在不稳定、自由运行的模式下继续。 如果您希望在没有时钟输入时使输出静音、最好在不再提供 FPGA 时钟输入时下拉 OE 引脚。machine_translationhttps://e2echina.ti.com/support/machine-translation/mt-clock-timing/f/mt-clock-timing-forum/1094130/lmx2595evm-pl-lmx2595/3938000Fri, 12 Jun 2026 18:18:00 GMT91561404-af28-475a-b96b-cb6cbaadd097:39390e92-d198-44a1-b810-e05f228ce85eadmin请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 [quote]您是否还能说明射频输出本质上是否可以被视为输出缓冲级内晶体管的收集器节点？[/quote] 是的、这些是集电极开路输出、输出引脚位于集电极节点上。 [引述 userid=“530666“ url=“~/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1655039/lmx2595evm-output-filter-pl-lmx2595 我的假设是 L1 和 C6 会形成一个过滤网络 防止射频能量泄漏到电源轨中、 抑制来自电源的噪声、或 以其他方式改善输出级的射频性能。 [/报价] 如果不存在电感器、L-C 网络中的电容器将直接纳入旁路网络；电阻器/晶体管失配导致输出驱动器电流或容差相关影响的任何微小变化都会由低电感旁路网络平滑处理、同时包含射频能量并略微改善共模抑制（从而降低电源噪声）。 但是、由于电感器也是上拉网络的一部分、因此必须将额外的电容器用作上拉电阻器旁路电容器的等效电容、因为通过上拉电感器的环路电感将足够大、从而降低现有电源旁路的效果。 为什么要使用电感器呢？ 事实证明、 在考虑到封装和驱动器寄生效应后、纯电阻式 50Ω 上拉电阻在较高频率下与 LMX2594 输出级不太匹配。 几年前、一位同事编写了一份有关输出电源行为的详细文档、详细说明了在高频下维持输出功率所需的电感上拉电阻（见下文）-特别是请参阅第 4 章。 e2e.ti.com/.../0535.High-Frequency-Open-Collector-Outputs.pdf LMX2820 等后续器件已将上拉元件移至输出级、从而大大简化了布局并提高了整个频率范围内的整体电源平坦度。 如果外部上拉网络负担过重、那么 LMX2820 和其他较新的合成器在目前或未来的工作中可能值得考虑。machine_translationhttps://e2echina.ti.com/support/machine-translation/mt-clock-timing/f/mt-clock-timing-forum/1094130/lmx2595evm-pl-lmx2595Fri, 12 Jun 2026 16:09:00 GMT91561404-af28-475a-b96b-cb6cbaadd097:96252b4c-44d5-4e57-8a93-4f86aa9b60c1adminOther Parts Discussed in Thread: LMX2594 , LMX2595EVM , LMX2595 , LMX2820 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1655039/lmx2595evm-output-filter-pl-lmx2595 器件型号： LMX2595EVM 主题中讨论的其他器件： LMX2595 、LMX2594、 LMX2820 尊敬的专家： 我目前正在开发一款基于 LMX2595 PLL 的变送器、并对数据表中和 LMX2595EVM 上所示的输出电路有疑问。 根据数据表、射频输出级实现为集电极开路输出、因此需要一个上拉元件（电阻器或电感器）。 这部分对我来说很清楚。 但是、查看 LMX2595EVM 原理图时、我注意到除了上拉电阻器 (R37 和 R38) 外、在这些电阻器与 VCC 之间的中心节点之间还连接了一个电感器 (L1)、并在同一节点和接地端之间连接了一个电容器 (C6)。 您能解释一下这些附加组件的用途吗？ 我的假设是 L1 和 C6 会形成一个过滤网络 防止射频能量泄漏到电源轨中、 抑制来自电源的噪声、或 以其他方式改善输出级的射频性能。 您是否还能阐明射频输出本质上是否可视为输出缓冲级内晶体管的集电极节点？ 这些额外的元件使射频布局更具挑战性、因此我想了解它们是否通常需要、它们提供的性能优势以及在哪些情况下可能被忽略。 非常感谢您的支持。 此致、 Robin Sauerzapflmx2594LMX2820LMX2595machine_translationLMX2595EVMhttps://e2echina.ti.com/support/machine-translation/mt-clock-timing/f/mt-clock-timing-forum/1094439/lmx2572lp/3939172Fri, 12 Jun 2026 15:58:00 GMT91561404-af28-475a-b96b-cb6cbaadd097:958e8a09-8579-461b-b279-657d3b83de58admin请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好！ 所有电源引脚都是必需的。 如果您不需要较宽的环路带宽、可以使用较小的电荷泵电流来降低总体电流消耗。 较低的参考时钟和相位检测器频率也可以降低电流。machine_translationhttps://e2echina.ti.com/support/machine-translation/mt-clock-timing/f/mt-clock-timing-forum/1094439/lmx2572lpFri, 12 Jun 2026 06:26:00 GMT91561404-af28-475a-b96b-cb6cbaadd097:2a7d8608-3121-4d16-a928-09d0a6e5c983admin请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1654818/lmx2572lp-current-reduction 器件型号： LMX2572LP 我正在考虑减小电流。 当前设置如下： 1.RFout = 1500~1600MHz 2. Ref = 32MHz 3.输出电平=–3dBm（典型值） 4.总电流= 80mA 典型值 我想探讨一下是否可以进一步降低电流。 引脚 26、27 和 29 标记为 VCO2、引脚 36、37 和 3 标记为 VCO。 由于在 1500 和 1600MHz 之间仅使用顶部 VCO、是否可以切断其中一个 VCO 的电源？Test & MeasurementLMX2572LPmachine_translationhttps://e2echina.ti.com/support/machine-translation/mt-clock-timing/f/mt-clock-timing-forum/1094438/lmk5b33414-lmk5b33414rgcr/3939170Fri, 12 Jun 2026 01:15:00 GMT91561404-af28-475a-b96b-cb6cbaadd097:f6b230ad-425c-4530-a27a-76497025070badmin请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 尊敬的 Lu： 我们正在查看您的原理图、下周初我们会提供反馈意见。 此致、 Jaryd.machine_translationhttps://e2echina.ti.com/support/machine-translation/mt-clock-timing/f/mt-clock-timing-forum/1094435/lmk5b33216/3939165Fri, 12 Jun 2026 00:15:00 GMT91561404-af28-475a-b96b-cb6cbaadd097:34ddef10-867c-4d85-940a-93cba4e71126admin请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好、Sky： 是的、只要该频率与每个 10MHz 的 VCO 频率具有非整数关系（如果使用的是 DPLL）、就可以使用 DPLL OCXO 作为 XO 输入。 我将查看您发送的原理图、并在接下来的几天内提供反馈信息。 同时、您是否能够发送更清晰的图像或原理图的 PDF？ 此致、 Jaryd.machine_translationhttps://e2echina.ti.com/support/machine-translation/mt-clock-timing/f/mt-clock-timing-forum/1094314/lmk6c-dp83867irThu, 11 Jun 2026 23:20:00 GMT91561404-af28-475a-b96b-cb6cbaadd097:87581026-7c18-497b-8e7a-408422b3a317adminOther Parts Discussed in Thread: DP83867IR , LMK6C 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1654726/lmk6c-oscillator-for-dp83867ir 器件型号： LMK6C 主题中讨论的其他器件： DP83867IR 、 大家好！ 我正在考虑将 LMK6CE025 与 DP83867IR 配合使用。 它是最佳的吗？ 此外、您能否推荐 BAW 振荡器用于通过 RGMII 实现 1G/100M/10M 以太网通信的 PHY 和振荡器组合？ 此致、 IshiwataTest & MeasurementDP83867IRmachine_translationLMK6CCDC6Chttps://e2echina.ti.com/support/machine-translation/mt-clock-timing/f/mt-clock-timing-forum/1094131/lmx2492/3938001Thu, 11 Jun 2026 22:15:00 GMT91561404-af28-475a-b96b-cb6cbaadd097:d884748d-463e-459a-83e1-2ef93d03bf90admin请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好！ 一旦 RAMP_EN = 1、我们便无法更改单个斜坡的启动或停止频率。 我们需要使 RAMP_EN = 0、更改起始/停止频率、然后再次使 RAMP_EN = 1。 然而、在斜坡期间、我们可以通过 PLL_N 和 PLL_NUM 更改整体频率。 例如、如果斜坡介于 9600MHz 和 9800MHz 之间、我们可以动态更改 PLL_N 和 PLL_NUM 值、使斜坡频率变为 9750MHz 和 9950MHz。machine_translationhttps://e2echina.ti.com/support/machine-translation/mt-clock-timing/f/mt-clock-timing-forum/1094132/bq32000-vcc/3938002Thu, 11 Jun 2026 21:20:00 GMT91561404-af28-475a-b96b-cb6cbaadd097:8dcdcd54-05b4-4667-9009-c18e329f06e1admin请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好！ 将电池安装到 Vback 引脚后、 我们需要向 Vcc 引脚提供至少 1ms 的电源电压。 移除电源电压后、器件将切换至使用 Vback 电源、因此消耗的电流为 1.5µA 最大值machine_translationhttps://e2echina.ti.com/support/machine-translation/mt-clock-timing/f/mt-clock-timing-forum/1094129/cdcs503/3937998Thu, 11 Jun 2026 21:08:00 GMT91561404-af28-475a-b96b-cb6cbaadd097:fc4802e0-f039-4aba-bfab-05d2626867c9admin请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好、Ryu、 我已向您的电子邮件地址发送了一封电子邮件、因此您也应该拥有我的。 请允许我们有时间考虑您的问题。 此致、 Jaryd.machine_translation