This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS8864:转换时间和与多个器件的总线

Guru**** 610675 points
Other Parts Discussed in Thread: ADS8864
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1119963/ads8864-conversion-time-and-bus-with-multiple-devices

器件型号:ADS8864

大家好、团队、

您能否澄清以下几点:

  • Tsample 由 tconv_max 和 Tacq 定义。 Tconv_max 为1300ns、因此 Tacq (Tacq 同时是最小值)的时间为1200ns、达到2500ns tsample (400kSps)。
    • Tacq = 1200ns = TD_cnv_DO + 16 tsclk +裕度-> Tacq = 12、3ns + 16x62,5ns +裕度@ 16MHz SPI SCLK
      • ->这意味着、如果 SPI SCLK 为16MHz、如果将 Tacq 延长至1200ns、400kSps 的时序限制是可以达到的
    • 是这样吗?
  • 只要 DIN 和 CONVST 是高电平、SPI 总线上的其他 IC 就可以使用 SCLK 和 DOUT 而不会发生任何冲突、对吧? 因此,ADS8864不会对任何 SCLK 做出反应,并且在此期间将 DOUT 保持高阻抗? 因此、当 DIN 和 CONVST 为高电平时、我可以与其他 IC 通信。
  • DOUT 在第16个 SCLK→后变为高阻抗意味着 CONVST 可以保持低电平直到下一个转换周期、而其他 IC 可以同时使用 SCLK 和 DOUT 而不会发生任何冲突?

 

谢谢、

日落

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!  

    1.是的、您对时间的理解是正确的。  

    2.该器件有六种工作模式。 您似乎对使用没有菊花链或繁忙指示器的3线模式感兴趣。 为此、DIN 需要在常量上升沿处于高电平。 如果 DIN 硬接线为高电平、则器件将始终以3线模式运行。  当 CONVST 上升沿时、SCLK 和 DOUT 进入高阻抗模式、如您所述、可以在不影响 ADS8864的情况下运行。 在16个 SCLK 或 CONVST 上升沿之后、DOUT 确实会进入高阻抗模式、以先到达的时间为准。  

    3.您的最后一点不正确。当 CONVST 为低电平且16个 SCLK 已通过时、DOUT 将进入高阻抗模式、但不会进入 SCLK、此引脚仍将处于活动状态。 我不建议采用这种工作模式、也不能说明如果在初始16之后提供更多 SCLK、同时 CONVST 保持低电平、器件将如何响应。 因此、不建议在保持 CONVST 低电平的同时运行 SCLK。  

    此致

    Cynthia