This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADC3683:用于连接 Xilinx FPGA 的 ADC3683解串器源代码

Guru**** 633810 points
Other Parts Discussed in Thread: ADC3683
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1119254/adc3683-adc3683-deserializer-source-code-to-interface-with-xilinx-fpga

器件型号:ADC3683

您好!

我们的设计团队正在使用 DC134评估板评估 ADC3683、以满足我们未来的产品线需求。  

我正在寻找一个连接 Xilinx Ultrascale+的18位 ADC 解串器源代码  

我对需要额外的 DCLKIN 有点困惑。

以前,我们使用的 ADC 只有一个采样时钟(FS)进入 ADC。

谢谢、

Emil。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Emil、

    我正在检查我们是否有源代码可供您使用。 正确、ADC3683需要采样时钟和数据时钟。 1 )可通过 CDCE6214WRGERQ1板载时钟芯片(生成采样和数据时钟)在外部提供、具有2个时钟源或2)在内部提供。  

    此致、Amy

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Emil、

     我们目前不提供最终的源代码-我建议 查看 有关此方面的 Xilinx 支持。

    此致、Amy

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Amy、

    感谢您的检查。

    此致、

    Emil