请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
器件型号:ADS8353-Q1 大家好、
我的 SPI SDO 数据锁存边沿测试结果与数据表相反。
我的测试显示 SDO 锁存边沿是 SCLK 的上升边沿。
但是、数据表(图7-7.和表10)显示闩锁边沿为下降沿。
请让我来说明这个问题的根本原因。
BRS、
王淑宝
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
大家好、
我的 SPI SDO 数据锁存边沿测试结果与数据表相反。
我的测试显示 SDO 锁存边沿是 SCLK 的上升边沿。
但是、数据表(图7-7.和表10)显示闩锁边沿为下降沿。
请让我来说明这个问题的根本原因。
BRS、
王淑宝
Aaron、
请参阅我的 SCH 和配置、请帮助我了解 为什么我测试的 MISO 的 SPI 模式与数据表不同?
请帮助澄清 MISO 和 MOSI 的 SPI 模式。
SLCK 为8MHz
寄存器配置如下所示。
0x86、0x40、0x00、0x00、0x00、0x00、0x00、0x00、0x00、0x00、0x00、0x00、0x00
只有三个位被置位、所有其它位保持缺省值。
通道