[参考译文] ADC12D1620QML-SP：TSW12D1620评估模块

您好、Mickel、

您能否发送显示杂散的频谱的屏幕截图。  

看到杂散时、您是否尝试运行过校准？  

如果不是、这里是如何进行校准的。

1.转到 GUI 上的"Control"选项卡。

2.单击校准位0到1 以触发校准。  

此致、

Neeraj

您好！

您能否向我提供以下文件、以便我可以排除这些文件不是我的问题的原因。

TSW14DL3200_FIRMWARE_COMPONENT_MODE_800M.bin  

ADC12D1620_NonLSPSM_demux_nonDES_DCLK90_DDR

我有可以发送的图片、但我很困惑如何附加到该论坛。  

谢谢、

Mickel

您好！

我附了以下照片。 第一幅图显示了未施加射频时的采样信号(您看到400MHz 音调)、随后应用了约-30dBm 的147.77MHz 射频信号。 我将射频信号移10MHz、您将看到波形中的产品/杂散如何在高侧产品降10MHz 的频率中跟踪一对应的情况。 我有一个11dBm 1.6GHz 时钟信号进入 Devclk、我仅驱动其中一 个单端 AIN (I channel)输入、所有其他射频连接器保持开路、不会与50 Ω 负载端接。 我使用频谱分析仪测量了输入结果、发现在-40dBm 时存在250MHz 的泄漏、以及大约-60dBm 或更低的500、750、1GHz 的泄漏。 请记住、这是在未连接1.6GHz 时钟的情况下进行的、因此我假设这是来自 ADC 的噪声从 J21返回。 我有两个评估板、它们都显示了相同的问题。 有什么想法吗？  

我将尝试您发送给我的文件、看看这是否能解决问题、但我可以保证时钟信号和射频输入是干净的、因此这是 ADC 的一些内部泄漏问题、FPGA 固件问题或其他问题。 添加这些文件后、我应该与用户指南中的说明完全相同。

您发送了 DES 版本。 我需要非 DES 版本。 我还知道文件夹的位置、但在我的目录中、最初只有3种不同类型。 你给我的那一个选择给了我第四个选择，但我不确定我是否应该有更多的选择。 ADC 应存在多少个文件。 我正在使用没有互联网的封闭系统、因此我不确定是否没有更新。

谢谢、

Mickel