请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：ADS1278-SP 您好！
我们使用的是 ADS1278WHFQ-MLS ADC 转换器、需要了解低于4.75V AVDD 最小值规格运行所产生的影响。 您能提供任何见解吗？
这在我们的设计中很难保持、该设计使用 SMPS 生成5.2V +/- 1.62% RSS… 传递到 LDO (TI TPS73801MQCQPSEP)以进行清理、但具有.35V 压降和+/-2.73% RSS。
SMPS Tol：5.2–1.6%= 5.12V
LDO 压降：5.12V -.35V = 4.77V
LDO 容差：4.77V–2.73%= 4.64V
这会在 ADC…μ A 时为 AVDD 留出4.64V 的电压 低于4.75V 规格。
由于 SMPS 设置点是一个已经构建的 Crane 模块，因此我无法轻松地向上移动它。
如果存在用于空间的这样一种野兽、我可以更改为具有更低压降要求的 LDO。
否则，如果 AVDD 的最小电压为4.75V，则需要使用 RLC 滤波器替换 LDO，以清理 SMPS 输出并过滤到 AVDD。
谢谢、
Adam
