各位专家:
第39页提供了数据时序表。 SCLK 时序会发生偏移。 我希望下面的内容是正确的。
请确认。
此致、
Uchikoshi
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
您好 、Uchikosi-San、
感谢您的发帖。
数据启动边沿表指示何时在相应的 SDO 引脚上更改数据。 位被改变后、客户将需要在下一个 SCLK 边沿上读取数据。 因此、如果数据位15在第16个 SCLK 下降沿启动、客户将在第17个 SCLK 下降沿读取。 图91显示了32位时钟单 SDO 模式的时序图。 SCLK 边沿17到48被用来读取32位的转换数据(每个通道16位)。
此致、
Ryan
您好、Ryan、
感谢你的答复。 我仍然感到困惑。 这是 SPI 接口、时钟主器件是 MPU (ADS7254是 SPI 从器件)。 MPU 需要在下降时钟边沿对数据进行采样的时间点。 对于位"D15-A"、图91显示了它是第17个下降沿、而表13显示了它是第16个下降沿。
如果图91正确、我们猜表13不正确。
否则、当数据锁存边沿 指示相应 SDO 引脚上的数据何时发生更改时、应在此表中将其标记为上升边沿(↑)、而不是下降边沿(↓)。
如果我有误解、请您澄清一下吗?
此致、
Uchikoshi
您好、Uchikosi-San、
我在前一份答复中讲错了话。 当我说"客户将在 下一个 SCLK 边沿读取数据"时、我想说 上升边沿。 正确的做法是、无法在同一边缘启动和读取数据。 表13列出了与在 SDO 上启动每个位相对应的下降沿(即、当该位发生更改时)。 因此、当 D15_A 在第16个 SCLK 下降沿启动时、MCU 应在第17个上升沿读取。 SCLK 下降沿和下一个数据有效之间的延迟最大值为20ns (TD_CKDO)。
图91似乎具有误导性。 在我们继续之前、让我与我们的系统团队确认一下。
此致、