[参考译文] ADS7263：请求了解大于预期的 ADC 偏移电压(0.08伏)

您好、Randy、

感谢您的发帖。

如何配置 REFCM 寄存器？ 看起来您在 REFIOx 和 CMx 输入引脚之间建立了外部连接。 这是完全可以接受的(尽管我注意到您将 ADC_CMA 连接到 CMB 输入引脚、反之亦然)、但我想知道使用内部连接是否会产生任何影响。 例如、您可以尝试写入 REFCM = 0xFFF0。 对于所有 CHBx 测量、ADC B 将使用 REFIO2作为 CMB 共模源和内部基准电压。 同样、对于所有 CHAx 测量、ADC A 将使用 REFIO1作为 CMA 共模源和内部基准电压。

实际上、由于您已将两个 REFIOx 引脚配置为2.5V、因此没有理由不对两个 ADC 使用相同的 REFIO 电压。 在这种情况下、REFCM 可设置为0xFF00、REFIO2可通过设置 REFDAC2 = 0x07FF 断电。  

如果这不能改善偏移、您能否分享有关误差的更多详细信息？ 它是 ADC 还是所有输入选择(即 CHA0-CHA3)？ 如果您在外部将通道输入引脚与相应的 REFIOx 引脚短接(假设您保持从 REFIOx 到 CMx 的外部连接)、偏移是否消失？

此致、

您好、Ryan、

感谢您的详细回答。 下面是有关当前配置的一些更多信息  

寄存器加载顺序：

update_config_REG x"1060"；
更新_REFDAC1_NEXT x"1002"；
UPDATE_REFDAC1_REG x"03FF"；
更新_REFDAC2_NEXT x"1005"；
UPDATE_REFDAC2_REG x"03FF"；
UPDATE_REFDCM_NEXT x"100C"；
UPDATE_REFCM_REG x"00F0"；

测量数据：

我已验证 A 和 B 通道上四个输入中的3个在0伏输入时具有相同的偏移误差。 对于接近0伏的输入电压(实际输入为0.025伏)、计数值在0x0434至0x0480之间测得。 一个输入具有由外部独立基准电压驱动的2.492伏输入-计数值为0x7FBC、误差仅为1%的一小部分。  

无论如何、我将像您提到的那样尝试内部基准配置、并让您知道这是否会改变行为。  

更新、

更改为内部基准(将 REFCM 更改为 xFFF0)似乎没有任何变化。 当我尝试将 REFDAC2断电(REFCM=xFF00和 REFDAC2=x07FF)时、B 侧 ADC 的工作原理与之前相同、但 A 侧通道全部移位0x7FFF。

您好、Randy、

感谢您验证内部基准变化没有产生影响。  当您尝试在输入端输入5V (满量程)时、您是否会看到类似的~80mV 偏移？  您还可以尝试在引脚与地直接短接输入的几个通道、并让我们知道您看到的情况吗？

您好、Tom、

以下是今天测试中的一些其他注意事项。

• 输入全部由运算放大器驱动、但通过每个 ADC 输入端带有 RC 网络的电阻分压器。 与运算放大器输出串联的电阻为1K 欧姆。 在这种情况下、每个 ADC 输入测量的直流电压约为0.025伏、而运算放大器侧非常接近0.000伏。 ADC 输入输出的泄漏电流似乎为25uA、远高于数据表中我所期望的16nA。
• 在该配置中、计数值约为0x0440、该值应映射到0.083mV 的电压。  
• 当我将其中一个输入短路以使0.025伏变为零时、ADC 计数值为0x005C、这将映射到0.007伏的电压。
• 当我向其中一个输入施加4.976伏电压时、计数值为0xFFF4。 如果输入电压升高、计数值将在0xFFFC 处达到最大值。

因此、一个新问题是 ADC 输入泄漏电流为何比预期高得多？ 我猜的是、该 ADC 预计直接由运算放大器输出驱动、而不是通过我使用的 RC 网络驱动。 请确认情况是否如此。

您好、Randy、

感谢您提供的更多详细信息！  ADS7263是一款简写逼近型寄存器(SAR)型 ADC。  这些 SAR 型器件通常会在转换过程完成后将内部采样保持开关保持在已知电压(例如 VREF)、以便在下一个转换周期中、它们从存储在内部采样保持电容器上的已知电压开始。  内部采样保持电容器对新采样的1/2 LSB (理想情况下)内电荷的能力取决于输入阻抗和可能连接到输入端的任何放大器的驱动能力。  以下 是一系列信息性视频、可帮助您稍微解释一下驱动 SAR 转换器的效忠关系。

由于输入在引脚上直接接地、我实际上怀疑您会看到比您看到的代码偏差更小- 0x005C 仍比我预期的要大、因此您可能会遇到一些布局/接地问题。  您使用什么运算放大器来驱动输入？  如果您通过将250kSPS 吞吐量降低至125kSPS (用于调试)来延长采样时间、偏移是否会发生变化？

我认为运算放大器本身不是问题、而是运算放大器输出和 ADC 输入之间的 RC 网络。 从运算放大器输出到 ADC 输入之间有一个1K 电阻器。 然后、ADC 输入具有另一个10K 电阻器和一个1800pF 的接地电容器。 我正依靠电容器为 ADC 输入采样保持电路提供低交流阻抗。 最后、我可能只添加了另一组运算放大器缓冲器来驱动 ADC 输入。

根据 SCLK 的速度和放大器的带宽、您可能是对的！  如果您能提供这些详细信息、我们将进行详细介绍！  添加另一个放大器级可能不是必需的、可能会导致额外的误差、因此请告知我们您在开放论坛上愿意分享的内容。   

您好、Tom、

所附的位图显示了 ADS7263的原理图工作表以及提供其中一个相关模拟信号的运算放大器电路示例。 只需将串联电阻从1K 降至100欧姆、即可获得更精确的 ADC 采集。 如果您有其他您认为可能更好的想法、请告诉我。    

您好、Randy、

您的时钟速度是多少？  这将决定您的采集时间、这将影响放大器的 BW 需求以及在 AINx 之前选择 R/C。

两个 ADC 以1MEG 采样/秒的速率运行 但是、我们将两个 ADC 的每一个复用4次、这样总共8个 ADC 通道中的每一个通道都以250K 采样/秒的速率运行 ADC 前面的模拟通道应具有大约100kHz 的带宽。