This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS4249:IBIS 模型行为

Guru**** 1649650 points
Other Parts Discussed in Thread: ADS4249
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1160585/ads4249-ibis-model-behavior

器件型号:ADS4249

大家好、

客户正在使用 ADS4249 IBIS 模型、如果他们使用 FPGA 作为负载检查零传输线路、则信号启动(上升700mV)、如果我们使用传输路径连接、并且连接到负载信号上升0电平。 请参阅下图以供参考:

传输线路:

请您解释一下这种情况以及 IBIS 模型的运行方式。

提前感谢。

此致、

Marvin

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Marvin、

    我们将对此进行研究。 请给我几天时间、我们将在您查看 IBIS 模型后再与您联系。

    此致、

    Rob

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Rob:

    谢谢你。 我期待您的答复。

    此致、

    Marvin

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Rob:

    谢谢你。 请在您完成模型检查后通知我。

    此致、

    Marvin

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Marvin、

    我有一个科洛格对上面提供的内容进行模拟、我们确定了以下内容:

    假设 IBIS 模型是准确的,CMOS 输出将被推到其极限值,并且可以达到数据表频率,直到出现“理想”条件,但实际上时钟将是衰减正弦波而不是方波。

    我们建议在设计中在第一个22欧姆电阻器之后添加一个缓冲器、并尽可能靠近 ADC 的输出端。

    此致、

    Rob