This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS1675:是否以3.3V 振幅(LVCMOS)驱动时钟?

Guru**** 605955 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/889730/ads1675-drive-the-clock-with-a-3-3v-amplitude-lvcmos

器件型号:ADS1675

团队、

请在以下方面提供帮助?

我们希望从 LVCMOS 信号3.3V 振幅(最小2.6V)驱动时钟。
根据 ADC 数据表,时钟所需的最小翼数必须介于 AVDDD*0.7和 AVDD*0.3或3.5V 和1.5V 之间(因此摆幅为2.0V)。
因此、我们计划使用直流去耦(串式电容器)从低抖动、低电压缓冲器驱动时钟、并将 ADVDD/2上的时钟输入极化。
这样、我们就确保了至少2.6V 的摆幅和1.2V 至3.8V 之间的时钟信号(~300mV 噪声裕度)。

您的团队能否确认没有限制或风险这样做?
确实、使用 TTL (5V)缓冲器驱动时钟根本不方便。

我已经看到以下有关 ADS1675REF 的答案、其中触发器由5V 电源供电:
e2e.ti.com/.../2539949

提前感谢、

A.

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Anthony、

    我认为我们没有使用过这种方法、但只要满足最小/最大电压并可实现快速上升和下降时间、它就应该起作用。  客户需要在工作台上评估此方法、以确保他们可以获得干净的时钟信号。

    以下是通用指南。

    为了获得最佳性能、CLK 占空比应非常接近50%。 时钟的上升和下降时间应小于1ns、时钟振幅应等于 AVDD。

    严格地说、1ns 并不是必需的;评估板没有达到这个上升时间。  然而、"关闭" 50%占空比对于内部稳定时间很重要。

    正确、评估板使用标准栅极作为转换器、从3.3V 一直到5V。  您可以购买由5V 电源供电的时钟振荡器、然后电压转换、PLL 将该参考时钟乘以系统其余部分作为另一种方法。

    此致、
    Keith Nicholas
    精密 ADC 应用