您好!
在项目范围内、我必须设计一个在 DAC 块上具有30个输出的 μ µC - DAC -放大器链。
我最 µs 的规格是、µC 计算和一个输出上的可观察电压之间的时序必须尽可能快(最大值~2)。
到目前为止,我一直在寻找在2个差动 SPI 总线上使用的16路输出 DAC (我只有2条 SPI 总线可用)。 但是、SPI 通信非常慢、并且对最终时序有很大影响。
在 TI 的一份文档(适用于 PLC 的多路复用单通道 DAC 的多通道模拟输出模块参考设计)中、我发现可以使用单输出 DAC 和多路信号分离器来实现这一结果、 但我一直找不到具有缓冲输出的16或32路输出多路信号分离器 (在我的 DEMUX 切换时、我的电压电平必须保持开启)
那么,这是我的问题:在这种情况下,最明智的解决办法是什么? 无论解决方案如何、您是否有任何组件可建议我使用? (请注意、DAC 的最小值应为12位、FSR 无关紧要)
此致、
Alexandre Lecomte