请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：ADS125H01 尊敬的 DC 团队：
我代表我的客户发布此问题。 这些问题与 ADS125H01有关。
我们希望从锁相至 GPS TCXO 的2.048MHz 频率运行它(CLKIN)。 它将配置为产生40、000 SPS、但实际数据速率将为8000 SPS、因为时钟减少了5倍。 这是有效配置吗？
2.当 DRDY 置位时、若要读取转换值、必须发出 RDATA 命令序列。 是这样吗？ RDATA 交换为9字节。 要获得3字节的 ADC 转换数据、需要做很多工作。
此外，芯片似乎并未设计成“级联”它们，因此三个 ADC 只需要一个 SPI 接口。 是这样吗？ 3个 ADC 将同时启动、因此它们的 DRDY 输出应同时发生。 如果是、我们必须使用 FPGA 或 CPLD 在硬件中执行 RDATA 命令、然后通过一次长 SPI DMA 传输将数据传输到 MSP430。 我们宁愿不这样做。 这会增加成本和复杂性。
4.当 CLKIN 以2.048MHz 的频率运行时、SPI SCLK 是否能够真正以10.24MHz 的频率运行？ 许多器件要求 SCLK 的运行频率小于或等于系统时钟。
