[参考译文] ADC12D1620QML-SP：来自 LMX2615-SP 的输入采样时钟

你(们)好

此配置可以正常工作、但我没有来自该器件精确组合的任何数据。

1) 1)您将为 ADC 提供多少近似频率范围、以及 LMX2615-SP 将接收到哪些参考时钟？ 这将决定 LMX 器件的运行模式。 通常、如果 LMX 在整数模式下运行且两个输出都处于同一频率、我不会期望 ADC 频谱中出现明显的杂散。 过去、当 LMX 输出处于不同频率时、我遇到过问题。 输出之间的串扰可能会导致该配置出现问题。  

2) 2)我建议使用 LMX2615-SP 数据表第8.1.4节中讨论的50 Ω 电阻上拉终端。 使用交流耦合电容器将 LMX2615-SP 输出连接到 ADC12D1620QML-SP CLK+/-输入。 确保电容值足够大、以便在所需的最低时钟频率下提供最小的串联阻抗。

3) 3)对于此 ADC 以及此应用中使用的输入信号和时钟频率、这不是必需的。

4) 4)请参阅 此处提供的 TSW12D1620EVM-CVAL 原理图的表3和表6： http://www.ti.com/lit/pdf/sbar002 我们在此参考设计中包含了 LMX2615-SP、但尚未验证这部分电路。 由于它与我们过去在其他平台上使用 LMX2594非常相似、我相信此终端方案将会起作用。  

请注意、如果您计划在两个 ADC12D1620QML-SP 器件之间同步采样和输出数据、则应在电路板设计中添加所需的自动同步连接。 一个 ADC 将配置为主器件、另一个配置为从器件。 主器件的 RCOut1或 RCOut2将连接到从器件的 RCLK。 在 ADC DCLK 输出总线上添加测试点、以支持所需的自动同步调优过程。 ADC12D1620QML-SP 数据表的第8.1.4节详细介绍了自动同步功能。

此致、

Jim B