请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：ADC12J4000EVM 主题中讨论的其他器件： TRF3765、 ADC12J4000、 LMK04828
您好！
我正在使用与 TSW14J56 FPGA 配合使用的 ADC12J4000EVM 构建雷达系统、以实现 RX 数字后端 为了满足系统其他组件的时序要求、我对电路板做了一些小改动、以便 TRF3765 PLL 能够通过 ADC12J4000电路板上 OSC_IN 引脚的100MHz 输入信号计时、而不是板载100MHz TXCO。
但是、我意识到、由于 TRF3765和 LMK04828内发生了多个时钟乘法和除法、因此 LMK04828生成的 SYSREF 时钟信号在系统复位之间与100MHz 输入信号之间没有确定的相位关系。 由于数据由 TSW14J56在 SYSREF 信号的边缘收集、因此数据必须与系统 TX 侧的时序存在确定性时序关系、以便雷达脉冲在系统复位之间具有一致的时序。
理想情况下、我们能够使用 LMK04828上的 SYNC 引脚将 SYSREF 时钟与外部脉冲对齐。 但是、就我在原理图上所说的那样、SYNC 引脚通过 FMC 连接器直接连接到 FPGA 芯片、并且实际上无法访问。
您对我们如何在 SYSREF 信号和100MHz 输入基准信号之间实现确定性相位关系有什么想法吗？ 如有必要、我们可以进行一些电路板修改。 如果您需要任何澄清、请告诉我。
谢谢、
Russell
