This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS41B49:无输出时钟和 SPI 读回

Guru**** 655270 points
Other Parts Discussed in Thread: ADS41B49
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/784307/ads41b49-no-output-clock-and-no-spi-readback

器件型号:ADS41B49

我们正在使用新电路板进行 DVT 处理、无法从 ADS41B49获取高速差分时钟输出或 SPI 回读。

输出时钟问题:CLKP/M 上存在由 FPGA 驱动并在示波器上验证的192MHz 差分时钟。  但是,在示波器上验证的情况下,不会生成192 MHz 输出差分时钟并在 CLKOUT/N 上输出。

2. SPI 问题:SPI 命令来自 ARM 处理器、并在示波器上进行验证、以使其看起来正确。  ADC 在理论上处于回读模式时,不响应 SPI 回读命令。

为了解决这两个问题、我们尝试了复位引脚上的初始硬件复位以及通过 SPI 接口进行的软件复位。  也不会产生影响。  芯片的所有电压和接地看起来都正确。  请帮助解决这些问题。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Jakob、

    我们的一位器件专家正在审查此问题、稍后将与您联系。

    此致、

    Dan
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Jakob、

     SPI 不需要采样时钟即可工作、因此让我们重点关注如何使 SPI 首先工作。  您的接口上的 SCLK 速度有多快? 您是否已将重置绑定为低电平? 您是否将 DFS 连接到了高电平? OE 为高电平还是断开连接? 引脚23是否断开?

    一项不涉及读回的 SPI 测试尝试是在将器件置于断电模式时监控电源。 如果 SPI 写入工作正常、您应该会看到电流减小。 一旦 SPI 正常工作、您必须首先使用 SPI 命令重置 ADC、或将 RESET 引脚从低电平脉冲变为高电平、然后再脉冲变为低电平。

    此致、

    Jim  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    SCLK 以3MHz 运行。 我们发送一个初始脉冲进行复位、然后它连接到低电平。 我们将 DFS 绑定为低电平、以便在数据接口上获得二进制补码 DDR LVDS。 OE 当前由 FPGA 连接至低电平(我现在看到这就是为什么可能没有输出时钟)。 引脚23开路。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Jakob、

    您是否遵循数据表中有关寄存器读取选项的以下步骤? 您的 FPGA 是否能够读取此引脚的1.8V 逻辑电平? 您是否尝试过我提到的断电测试?

    此致、

    Jim

     

    加电和器件复位后、OVR_SDOUT 引脚默认用作超范围指示器引脚。 时间

    读取模式被启用、OVR_SDOUT 以串行方式输出所选寄存器的内容:

    1.将读数寄存器位设为1。 此设置将器件置于串行读取模式并禁用任何

    地址0处的寄存器外、进一步写入内部寄存器。 请注意、读取位本身是

    也位于寄存器0中。 器件可通过写入读数= 0来退出读数模式。 仅包含的内容

    在寄存器读取模式中、无法读取地址0处的寄存器。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Jim、

    所有报告的问题均已解决。  将 OE 引脚设置为高电平将启用 ADC 的输出数据和时钟。  其次、我们意识到 SDOUT 引脚未连接回 ARM 接口、因此无法从 ADC 读回数据。  但是、我们已经使用您提到的断电测试验证了寄存器是否被正确写入。  此外、我们已将 ADC 置于测试模式、并看到了 FPGA 内部的数字斜坡和101010101010输出。

    Jake