[参考译文] ADC12DJ3200：AD12DJ3200 (JMODE16) Xilinx FPGA 芯片示波器上的输入满量程

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1214568/adc12dj3200-input-full-scale-on-the-ad12dj3200-jmode16-xilinx-fpga-chipscope

我想知道 AD12DJ3200 (JMODE16) Xilinx FPGA 芯片范围上输入满量程的数字值。

请检查是否在 ADC 设置或获取数字值中遗漏了任何东西。

1.设备：AD12DJ3200

  - JMODE 16 (双通道设置、但仅使用 B 通道、复数 I、Q)

  - FS_Range_A, FS_Range_B 寄存器: 0x2000(约500mVpp )

  - JESD204B 连接-无扰码-数据格式:二进制补码

  -禁用增益提升

2. FPGA：Xilinx xcku060

  -使用 JESD204 IP

  -通过 ChipScope 检查 ADC 输入完整电平(数字值)

  -输入波形:正弦波根据 ADC 数据表,将 ADC 输入电平( RF 输入)调整到大约500mVpp。

   检查 JMODE16中每个16位的 I 和 Q 输出、因为16位的 LSB 为 OVR_T、将其排除并添加"0"(I[15：1]和"0"、Q[15：1]和"0")、使其成为有符号16位值范围为+32767 ~-32768、

   当输入满刻度电平时、输出电压应该大约+32000 ~-32000。 但是、在实际输出中、大约有一半的值是输出的。

谢谢！

此致。