This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADC12DJ3200EVM:JESD 弹性缓冲器上溢/下溢

Guru**** 1568615 points
Other Parts Discussed in Thread: ADC12DJ3200
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1253456/adc12dj3200evm-jesd-elastic-buffer-overflow-underflow

器件型号:ADC12DJ3200EVM
主题中讨论的其他器件:ADC12DJ3200

下午好!

我们有一个 使用 Xilinx JESD IP 并使用可正常工作的 ADC12DJ3200进行的设计。

我们一周左右没有对其进行测试、下次我们开启 GTH_RXBUFSTATUS 信号时、情况差别很大。

有时显示了弹性缓冲器上溢、弹性缓冲器下溢等。

如下所示:

这些问题的原因可能是什么?

我可以提供哪些信息来帮助调试此问题?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好  

    导致此问题的可能原因极少。  

    1.正在使用的 Sysref 频率不正确。  

    2.到 FPGA 的 GTH 时钟偏离正确频率过大。   

    3.  GTH_RXBUFSTATUS 深度不足以吸收 所有串行器/解串器通道的延迟变化。  

    此致、

    内拉伊

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    嘿 Neeraj、

    感谢您的回答。

    因此、我们发现了问题的原因、即 ADC 的一条电源线出现了问题。 解决此问题后、ADC 将正确同步并传输数据、然后 JESD 将正确接收这些数据。

    您或许能帮助我理解为什么这会导致这个问题?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Nicholas:  

    哪条电力线有问题。 您能详细说明一下吗?

    此致、

    内拉伊

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    看起来是 VA11线。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Nicholas:  

    VA11是主要模拟电源。 这就是您能够使 ADC 正常工作的原因。  

    此致、

    内拉伊