This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADC12DJ5200RF:从 ADC12DJ3200到 ADC12DJ5200

Guru**** 1123190 points
Other Parts Discussed in Thread: ADC12DJ3200
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1247006/adc12dj5200rf-from-adc12dj3200-to-adc12dj5200

器件型号:ADC12DJ5200RF
主题中讨论的其他器件:ADC12DJ3200

嗨、 团队,

我们客户的问题之一、 您能提供一些故障排除建议吗?

大家好、我们最近已经完成了 ADC12DJ3200调试。 现在我们将开始调试 ADC12DJ5200、其电路完全一致。

首先、我们使用具有以下设置的单通道10G 采样:

ADC12DJ5200使用 JMODE1模式、K=4

JESD_ CORE_ CLK=250MHz

REFCLK=250MHz

ADC_ SYSREF_ CLK=FPGA_ SYSREF_ CLK=31.25MHZ

使用传输层测试模式可以发现接收到的数据会出现周期性错误、如 ILA 截获的数据图像所示、并且红色标记点表示错误数据。

接下来、我们尝试9.8G 采样并按如下设置:

ADC12DJ5200使用 JMODE1模式、K=4

JESD_ CORE_ CLK=245MHZ

REFCLK=245MHZ

ADC_SYSREF_ CLK=FPGA_ SYSREF_ CLK=30.625MHZ

使用传输层测试模式、还可以发现接收到的数据可能具有周期性错误、但错误点与采样10G 时不同。 图中显示了国际法协会截获的数据,红色标记点表示错误数据。

接下来、我们使用8G 采样并按如下设置:

ADC12DJ5200使用 JMODE1模式、K=4

JESD_ CORE_ CLK=200MHz

REFCLK=200MHz

ADC_ SYSREF_ CLK=FPGA_ SYSREF_ CLK=25MHz

此模式下操作正常、

请问原因可能是甚么?

此致、

罗艾米

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Amy:

    是否使用了我们的 EVM 和数据采集板? 或者这是客户自己确定的问题所在的电路板设计吗?

    谢谢。

    Rob

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Rob:

    感谢您的深入了解。 客户使用了自己设计的电路板、ADC12DJ3200和 ADC12DJ5200 设计相同、仅   在原始电路板上用 ADC12DJ5200替换 ADC12DJ3200。 此外、 已成功调试 ADC12DJ5200电路板的8G 采样、10G 采样也遇到上述问题。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Amy:

    对我来说、这看起来像是信号完整性问题。 客户可以尝试在 ADC 侧为串行器/解串器设置预加重设置。  

    方法是将寄存器地址0x48的值编程为0x01或0x02、0x03等、然后查看问题是否解决。  

    在 FPGA 端、他们可以处理均衡设置、看看这是否对该问题有所帮助。  

    此致、

    内拉伊

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Neeraj:

    很高兴  看到 您的 回复。 请查看以下反馈。

    根据您的建议、我们修改了该代码、它当前在测试模式5下正常运行、如图所示:

    但如果将 ADC 设置为正常采样模式、则 SYNC 信号有时会被下拉、如图所示。 如何解决该问题? 谢谢你。

    此致、

    罗艾米

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Amy:

    如果在更改预加重设置时解决了该问题、则会确认信号完整性问题。 FPGA 上的均衡设置是否也已调整?

    如果不是、我建议扫描预加重设置与 FPGA 上的均衡等所有选项、看看哪些设置可行。

    稳定设置、那么您需要考虑什么。 否则、另一种选择是在重新设计电路板时考虑信号完整性问题。  

    此致、

    内拉伊   

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的  Neeraj:

    很抱歉重新打开主题、但 客户询问了以下问题

    目前、我们使用10G 采样对50MHz 的正弦时钟进行采样、得到的波形如下所示。 请问问题可能是什么? 非常感谢您耐心回答。

    ADC 中的两个子 ADC 的采样数据输出中有160个点、这些点具有周期性和数据突变、

    同时两个子 ADC 的采样数据差别很大、因此无法进行数据交叉集成。

    此致、

    艾米  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的  Neeraj:

    来自客户的更新:  

    这是我们对三角波的采样。 从详细信息来看、每160个采样点仍有骨折、如下图所示:

     图中显示了部分三角波。

    您是否会抽出一些时间向客户提供一些故障排除建议?

    谢谢。

    艾米

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的  Neeraj:

    上述客户现象是否也是由 信号完整性问题引起的

    此致、

    艾米

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Amy:

    该模式将显示定期重复的跳转。 基于这个非凡的原理、我们可以不再需要用到信号完整性理论。 观察最新的三角波模式,问题似乎是在传输层。(如何从 JESD 通道收集样本并通道化)。 您能否让客户尝试传输层测试模式并检查传输层的输出模式是否符合预期。  

    此致、

    内拉伊

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的  Neeraj:

    非常感谢您抽出宝贵的时间给予我们反馈!

    以下是我从客户那里收到的信息:

    这是我们使用传输层测试模式获得的数据、应该没有问题。

    此致、

    艾米

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Amy:  

    如果传输层模式测试正常、则问题可能是将通道数据转换为样本。  

    此致、

    内拉伊

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的  Neeraj:

    您能就以下相关问题提供您的建议吗?

    将 FPGA 的 JESD IP 内核输出的256位通道数据转换为采样点。 此模块是我们自己编写的、能够在8G 采样模式下正常运行。 如果转换为10G  采样 模式不正常、问题可能是什么?

    谢谢。

    艾米

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    抱歉、这里有任何更新?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Amy:

    很抱歉响应的延迟,我正在努力让你得到一个答案,如果你能给我,直到星期五,我会回来给你这件事。

    谢谢。

    埃里克·克莱克纳

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Amy:

    您能详细说明一下您遇到的问题吗? 我不知道你在想做什么。

    谢谢。

    埃里克·克莱克纳