[参考译文] ADC128S102EVM：读取 ADC 通道故障排除

尊敬的 Doriane：

欢迎使用 E2E！ 感谢您的问题和详尽的帖子。 我同意、听起来确实是时间问题。 该器件似乎无法区分 DIN 的二进制值并将所有位解析为全0或全1。 您的 SCLK 是否遵循数据表第6.6节中列出的 SCLK 高电平和低电平最小时间？ 在示波器屏幕截图中、它看起来可能不是这样。

此致！

萨米哈

尊敬的 Samiha：

感谢您的答复。  

实际上、SCLK 高电平时间过短。 我的 SCLK 频率为8MHz、我的高电平时间低于50ns。 我更正了它、现在 SCLK 的最小时序得到了遵守。 我比较了 PHI 板(使用  ADC128S102EVM GUI)和 ProAsic3E 发送的 SCLK 信号、我在时序上没有看到任何差异。

我认为我的 SCLK 信号现在很好、但我的问题仍然存在。   除0之外、我仍然无法读取任何 ADC 通道。   

尊敬的 Doriane：

感谢您的耐心等待、因为我们不在办公室度过假期。 您的 SCLK 信号现在看起来是正确的。 DIN 是否也与使用 PHI 控制器时相同？

此致！

萨米哈

尊敬的 Samiha：

是的、DIN 与使用 PHI 控制器时相同。

尊敬的 Doriane：

感谢您的分享。 在这种情况下、它可以位于 FPGA 端。 您使用哪些 SPI 设置(CPOL、CPHA)？ 您正在应用什么输入？ 您能否分享 DOUT 数据以及 SCLK、DIN 和 CS 的示波器/逻辑分析仪测量结果？

此致！

萨米哈

尊敬的 Samiha：

我的 SPI 设置是 CPOL=1和 CPHA=1

在当前测试中、我要连续读取通道1八次。 仅当我更改 AIN0上的电压时、我才可以看到 DOUT 信号变化。 如果我更改 AIN1上的电压、DOUT 上没有任何反应。

我的输入电压为：VA=3.3V、VD =3.3V 和 AIN0=3.29V (这些电压是测量的、不仅仅需要)

以下是我的测量结果：  

顺便说一下、我想知道这不是信号完整性问题吗？ 您可以确认评估板和 PHI 板都没有在 CS、SCLK、DIN 和 DOUT 上具有上拉/下拉电阻器。 如果需要、这些值是什么？  

最佳

尊敬的 Doriane：

感谢您的答复。 如果遵循以下高/低电压限值、则不会出现信号完整性问题：

但是、我现在刚注意到 DOUT 上的 EVM 原理图中的这个上拉电阻：

但是、我认为这不是问题的根源、因为您使用的是同一个 EVM、它对 PHI 运行良好。 我在 PHI 板原理图上没有看到任何额外的上拉/下拉。

让我来看看您分享的图片、并向您提供更多反馈。

此致！

萨米哈

尊敬的 Doriane：

一些想法：

1. 您的示波器带宽是否受到限制、或者您的数字信号是否具有真正的锯齿形？ 我查看您之前的 SCLK 捕获。 只是想确认实际信号仍然符合时序规格、并且没有受到 FPGA 驱动能力的限制。
2. 您的示波器屏幕截图中正在发送多个 AIN1读取。 您能否在1帧中使用2个 AIN1读取命令来尝试它(因此在第二个 DIN 帧后将 CS 提高为高电平)。 这将有助于确认是否正确读取 DIN 命令。

此致！

萨米哈

尊敬的 Samiha：

是的,锯齿形状是由于我的范围。 以下是读取2个 AIN1的帧：

我检查了 CS 电压。 为了便于参考、CS 高压正确设置为3.3V、而不是2.4V、因为它似乎在该捕获上。 这个错误的值只是因为我的第4个概率不是很精确。

检查 ADC 电源序列我已经注意到、当 VD 使用 PHI 板上电时、DOUT 会跟随 VD。 但在本例中、DOUT 从跟随 VD 开始、然后点击下拉列表。

然后、当 SCLK 和 CS 变为高电平时、DOUT 上升。

这是否会导致 ADC 启动问题？

尊敬的 Doriane：

感谢您分享这些图片。 由于这是一个较旧的器件、并且数据表似乎没有提及很多预期的启动行为、我不确定。 如果可以、我建议尝试使用 DOUT 复制 PHI 控制器的行为。 奇怪的是、当 DOUT 上有上拉电阻时、它会拉至低电平。 再次查看您的屏幕截图、我想知道时钟是否噪声太大。 我与我的团队沟通、我认为我们可以将其范围缩小到您的 FPGA 无法正确读取 DIN。 我将在下周早些时候尝试重现该场景。 如果 DIN 未正确对齐、则可能是相位问题。 您是否也可以在使用 PHI 板时共享所有信号的相同屏幕截图？

此致！

萨米哈

尊敬的 Samiha：

以下是使用 PHI 板时所有信号的屏幕截图。

尊敬的 Doriane：

感谢您分享这个图片。 有趣的是、看起来 PHI DOUT 确实具有数据表时序图中所示的预期前"四个零"、如下所示。 您的  ProAsic3e DOUT 不会。

这表示您的 FPGA 可能根本没有注册 DIN。 这可能需要在 ProAsic3E 控制器端进行调试。 所有 ADC 输入信号看起来都正确、并且符合数据表规格。

此致、

萨米哈

尊敬的 Samiha：  

感谢你的帮助。 我终于找到了解决方案。 我移除了电阻器 R34、R35、R36和 R37、并将 SPI 的电线直接连接到 ADC。 此外、我还移除了我用于探测 SPI 信号的电线。 我认为问题是由未驱动的导线引起的。

此致