This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADC3563:具有 Lattice FPGA 的 LVDS 接口

Guru**** 1123240 points
Other Parts Discussed in Thread: ADC3563
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1324058/adc3563-lvds-interface-with-lattice-fpga

器件型号:ADC3563

我们将 ADC3563用于两种类型的 FPGA (一种是 MAX10、另一种是 Lattice Certus-NX 器件)。
有趣的是与 MAX10的接口工作良好,但一些与 Lattice 设备的接口工作不正常。

我想知道我们是否需要对 Lattice FPGA 进行特殊处理、尤其是 LVDS 信号电平... 我们知道 Lattice LVDS 输出的透视窗口略小于 MAX10设备(大约50mV 范围)。

如果您有任何建议、或具有与 Lattice FPGA 接口的参考设计、敬请告知我们。

此致、

Jong

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Jong:

    只要信号电平在 FPGA 的 LVDS 接收器规格范围内、接口就应该可靠地工作。 我假设计时结束报告都没有错误。  

    此致、
    艾米特  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Amet:

    感谢您的讲解、FPGA 端还可以、感觉 ADC 端有点奇怪。

    有时、LVDS DCLK 输出不工作、但 LVDS DCLK 输入存在...

    此致、

    Jong