工具与软件：
您好
如果 ADC 内部数字滤波器的截止频率低于我的模拟抗混叠滤波器、这可能会导致问题(即抗混叠)。
例如、我的模拟滤波器是一个截止频率为-3dB、约为20kHz 的四阶滤波器。 我想将 ADC 与高速模式宽带滤波器一起使用)。 由于某种原因、我可能需要在 OSR 256和 OSR 512之间切换。 我认为第一种情况应该不会有任何问题、因为截止频率匹配、但我想第二种情况不知道：
这个"中间"频带内的输入频率会发生什么情况？ 如果我正确理解数据表、那么这个模拟滤波器的一个主要目的就是滤除 f_mod 位置的输入频率。 所以我认为这应该是好的，但我只是想确保它不会导致问题。
非常感谢
乔纳斯
您好 Jonas：
这取决于预期的信号频率成分以及您正在使用的数字滤波器类型。 在您的情况下、不会出现任何性能降级。
如果使用低延迟 sinc 滤波器、那么 f-data/2 (奈奎斯特)处的衰减程度并不是那么好(在 f-data/2处、SINC4的衰减为-15dB)。 在这种情况下、您可能希望在更低的 f-3dB 频率下使用模拟抗混叠滤波器、以便将混叠信号进一步衰减到可接受的水平。 如果增大 OSR、也会降低 f-data/2混叠频率、在这种情况下、外部抗混叠滤波器无法提供如此大的衰减优势。
然而、对于宽带滤波器、滤波器将在高达接近调制器频率的任何大于 f-数据/2的频率下提供非常好的衰减。 在这种情况下、增大 OSR 对混叠信号不会有任何负面影响。 在调制器频率下仍然需要 AAF、但由于这不会因不同的 OSR 而改变、因此您仍将获得相同的衰减。 实际上、在使用宽带滤波器时、模拟滤波器的设置通常高于数字滤波器 F-3dB 点、以 减少数字滤波器通带中模拟滤波器的影响。
ADS127L11数据表中的抗混叠滤波器设计示例将数字滤波器配置为400ksps、f-3dB 频率为175kHz、但模拟滤波器设置为500kHz、以在数字滤波器通带中保持在0dB 附近。
此致、
N·基思
精密 ADC 应用
