This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DAC3482:获得直流输入的振荡输出

Guru**** 1931210 points
Other Parts Discussed in Thread: DAC3482, CDCE62005
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1383881/dac3482-getting-oscillating-output-for-a-dc-input

器件型号:DAC3482
Thread 中讨论的其他器件: CDCE62005

工具与软件:

我正在针对新产品设计评估 DAC3482。 目前我使用的是 DAC3482-EVM 板和 FMC 适配器板。 我使用提供的 TI 软件 DAC38x GUI 来驱动 SPI。

我将使用内部 FPGA 板生成斜坡。 已在示波器上验证斜坡。 我使用 CDCE62005次级参考(板载晶体)来生成包括 FPGA 输入时钟在内的所有时钟。 这又产生数据时钟和 FIFO 选通信号。

我希望看到的是 DAC 输出上的斜坡。 相反、我看到了_nothing_但是、当我启用混频器(我认为我可以绕过它)时、我现在看到了斜坡、但包络内会出现振荡。 我做的任何事情似乎都不会影响振荡的频率。 请帮助解释以下内容:

如何将 DAC 配置为仅在并行总线上输出发送的直流信号(无混频器、无 NCO 等)?

什么导致了我看到的输出?

为什么我需要启用混频器?

我们想将其用作250MSPS 的直接 DAC。 我没有看到其他选择、但如果您可以推荐更好的产品、我愿意更改设计。

谢谢


附件:Tracese2e.ti.com/.../top.v.txt 、寄存器设置、FPGA code.e2e.ti.com/.../dac3482_5F00_reg_5F00_const.txt

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Ben、您好!

    首先,感谢你的彻底的职位。

    DAC3482是平衡-非平衡变压器/变压器耦合。 平衡-非平衡变压器/变压器本质上是带通变压器、将滤除所有直流信号。 因此、对于斜坡模式、您只能观察瞬态阶跃。 基本上、每个阶跃中稳定的直流被滤除并传递到接地端。

    因此、您所看到的一切都在预期之内。 请看您能否以直流耦合方式对其进行设置。 (即接地电阻器终端)。  

    -Kang

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Kang、感谢您回来回答我。 我应该已经说我们已经移除了平衡-非平衡变压器(非常困难;花了很多热量!) 并将0r 放置到位。 感谢您思考这个问题。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我现在已经解决了这个问题。 出于某种原因、我不得不对 Verilog 中的时钟进行双倍缓冲。 输出缓冲器似乎正在将弱(50mV) LVDS 信号驱动到 DAC 中。 其他 FPGA 时钟很强(~200mV)、但出于某种原因、FPGA 不喜欢将时钟直接驱动到缓冲器。