https://e2echina.ti.com/support/machine-translation/mt-data-converters/zh-CNTelligent Community 13https://e2echina.ti.com/support/machine-translation/mt-data-converters/f/mt-data-converters-forum/1086641/adc09qj1300evm-adc09qj131g00evm-jmode2/3911163Mon, 27 Apr 2026 13:51:00 GMT91561404-af28-475a-b96b-cb6cbaadd097:ecade457-fd32-40a5-a338-0a4580cd1d17admin请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 Hello Bill、为了提供更多上下文、在我的 RTL 代码中、我接收到 ref_clk（对应于硬件站点上的 TRIGOUT 时钟） 的一部分时钟是 sys_clk_p/sys_clk_n chich 对应于来自 ADC 的 PLLREF0 输出。 如前所述、这是评估板上外部晶体的 50MHz（ADC PLL 的输入） 、这与 GUI_MANUAL 中 B.2.3 节所述的设置相对应 重要注意事项在这里:我不使用 SYSref 时钟,虽然我会为我的应用需要它,我不想修改评估套件,直到有必要这意味着,直到我得到了 1Gbsps 的验证。 不确定这是否是重要信息、但我想请您就此提供意见。 在这种模式下没有提到无法达到 1GSPS、但我可以理解、如果您过度说 XCO 不够稳定。 此致、 Laurentmachine_translationhttps://e2echina.ti.com/support/machine-translation/mt-data-converters/f/mt-data-converters-forum/1086642/amc1306m25-avdd/3911166Mon, 27 Apr 2026 11:02:00 GMT91561404-af28-475a-b96b-cb6cbaadd097:8146fafe-d7e4-43ca-9a1a-14a282a57a19admin请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好、 对延迟响应表示歉意。 对于低压摆率的情况、只要不超出最小电压、该器件就会正常工作。machine_translationhttps://e2echina.ti.com/support/machine-translation/mt-data-converters/f/mt-data-converters-forum/1086643/ads1291-ads1291-schMon, 27 Apr 2026 08:43:00 GMT91561404-af28-475a-b96b-cb6cbaadd097:896b8968-b8a5-48e0-ada1-1ec82123f9d3adminOther Parts Discussed in Thread: ADS1291 , ADS1292 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1640521/ads1291-help-to-review-the-ads1291-sch Thread 中讨论的其他器件： ADS1292 、ADS1291 工程师、您好： 您能帮助我检查一下我们的 ADS12191 电路是否正确吗？ 因为只找到了 ADS1292 的电路 ADS1291 中是否只有一个 ADC？ in1 和 in2 的 ADC 采样是如何同时执行的？ e2e.ti.com/.../8737.HEART_5F00_RATE_5F00_A0_5F00_1291.pdf 非常感谢！ADS1291machine_translationADS1292Wearables (non-medical)https://e2echina.ti.com/support/machine-translation/mt-data-converters/f/mt-data-converters-forum/1086644/adc12dj5200rfevm-adc12dj5200rfevm-refclkMon, 27 Apr 2026 06:41:00 GMT91561404-af28-475a-b96b-cb6cbaadd097:a966f40f-58ee-4953-9c09-ad1b5e246968adminOther Parts Discussed in Thread: ADC12DJ5200RF , LMX1204 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1640460/adc12dj5200rfevm-about-the-refclk-input-on-the-adc12dj5200rfevm 器件型号： ADC12DJ5200RFEVM Thread 中讨论的其他器件： ADC12DJ5200RF 、 LMX1204 来自 LMX1204 评估板 (LMX1204 EVM) LOGIC_CLK 引脚 (J14) 的 125MHz 时钟信号连接到 ADC 评估板 (ADC12DJ5200RF EVM) 的 REF_CLK 引脚 (J17)。 ADC 评估板上的 REF_CLK 输入引脚专为“LVCMOS"设计“设计、但 LMX1204 的逻辑输出无法设置为‘LVCMOS“模式、当前设置为“LVDS"。“。 因此、我们使用 LVDS 差分输出的一侧 (Pos) 作为 连接到 LVCMOS 输入（50 Ω 端接）的单端信号。 这是否可以接受？ LVDS 差分输出的另一侧 (Neg) 使用 50 Ω 电阻器端接。 有关 ADC12DJ5200RFEVM.pdf 上 REFCLK 输入的信息Wired networkingmachine_translationADC12DJ5200RFLMX1204ADC12DJ5200RFEVMhttps://e2echina.ti.com/support/machine-translation/mt-data-converters/f/mt-data-converters-forum/1086645/ads4145-spiMon, 27 Apr 2026 04:44:00 GMT91561404-af28-475a-b96b-cb6cbaadd097:47960322-9707-4fb0-8171-ed3d83694bccadmin请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1640404/ads4145-spi-register-loading-issues 部件号： ADS4145 无法在 Xilinx FPGA 上设置 x“2504"和“和任何其他图形。 它始终输出 1。 SPI 写入 Code.txtMedical & healthcaremachine_translationADS4145https://e2echina.ti.com/support/machine-translation/mt-data-converters/f/mt-data-converters-forum/1086523/adc3424-adc3424Sat, 25 Apr 2026 10:31:00 GMT91561404-af28-475a-b96b-cb6cbaadd097:6fd84f07-6e49-4f18-a3eb-ec1b657eca7cadminOther Parts Discussed in Thread: ADC3424 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1640308/adc3424-adc3424-output-training-word-is-abnormal 器件型号： ADC3424 尊敬的 TI 技术支持团队： 我谨就我们四通道同步采集系统中的 ADC3424 所遇到的一个关键问题致函、请求提供紧急援助。 1.系统设置 -配置: ADC3424 芯片连接到 FPGA -初始化序列（严格遵循数据表） 1、上电后、硬件复位为高电平并持续 20ns、然后 SEN 信号在稍后设置为低电平 120ns。 2.启动 SPI 配置 ADC3424 寄存器配置 -使用 2 线模式、寄存器 0x05、值为 0x00。 -输出处于测试模式、寄存器 0x06、值为 0x02。 -数据格式为无符号输出,寄存器 0x09,值为 0x03。 -测试模式的训练字使用固定输出,寄存器 0x0A,0x0B,值分别为 0X11 和 0X11。 -将最大速率设置为 125MSPS ,寄存器 0x13,值为 0x00。 -设置 LVDS 摆幅,寄存器 0X25,值为 0xFF。 -将 CHA、CHB、CHC、CHD 四个通道设置为特殊模式。 对应的地址为 0X139、0X239、0X439、0X539、值为 0x08。 -其余寄存器根据默认模式进行配置。 2.问题现象: 目前、ADC 在 2 线采样模式下运行。 第二个差分对输出高阶数据。 当训练字全部为 1 时、高阶差分对输出的 ADC 数据为 1 位 (0)；当训练字为全 0 时、高阶差分对输出的 ADC 数据为 1 位；对于其他训练字、高阶差分对输出的 ADC 数据也将具有多一点 0 位或多一点 1 位。 ADC3424 的输入时钟 ADC3424 的输出时钟（在 ADC 发送端测量，因此存在反射） 配置 ADC3424 以输出用于训练的全零。 配置 ADC3424 以输出全部内容进行训练 3.验证过程 - ADC3424 配置成功。 对寄存器进行读取和写入以进行比较。 使用 FPGA 调试工具捕获并比较了测试结果、发现验证结果是正确的。 - ADC3424 的训练字用于通过配置输出非用户设置值。 对输出使用全 0、示波器捕获仍显示为 1 位 1。 对输出使用全 0、示波器捕获仍显示 1 位 0。 使用 AAA 输出、示波器捕获显示周期内缺少 1 位 1。 -怀疑 LVDS 摆动导致了这个问题。 使用了配置寄存器 0X25。 配置 0xFF、0x00、0x0F、0x0C 等 都具有一致的写入和读取。 这种现象只影响数据输出的摆幅； 4、问题 1.在寄存器配置中、当值为 0XF6、0X70 等时、读取和写入操作不一致。 这会导致寄存器的读取和写入不一致。 2.是什么导致 ADC3424 的训练字输出在第一个差分对中始终具有不正确的位值、而所有四个通道的位值都是相同的？ 我们迫切需要一种解决办法来防止这种状态。Test & Measurementmachine_translationADC3424https://e2echina.ti.com/support/machine-translation/mt-data-converters/f/mt-data-converters-forum/1086524/dac8760-4ma-5/3910737Sat, 25 Apr 2026 00:58:00 GMT91561404-af28-475a-b96b-cb6cbaadd097:53499405-7987-4d0e-890c-b8c5be690b1dadmin请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 尊敬的 Andreas： 输出 20mA 时芯片是否预计升温高达 75°C？ 在我的 EVM 上、我看到了几分钟内 4mA 处的芯片热量从 22°C 到 20mA 处的 27°C。 当我切换回 4mA 时、我不会看到任何严重的精度问题。 在输出 20mA 时、我还尝试使用温度强制单元将器件加热至高达 75°C。 当我在 75°C 时切换回 4mA 时、没有看到任何重大的精度问题、它会很快稳定到 4mA。 您能否提供有关在 AVDD 上看到的电源电流的更多信息？ 在 24V 下、当通过 1k 电阻器输出 20mA 时、我可以看到大约 23 - 24mA。 谢谢您、 Lucasmachine_translationhttps://e2echina.ti.com/support/machine-translation/mt-data-converters/f/mt-data-converters-forum/1086525/adc3682-adc3682irsbrFri, 24 Apr 2026 23:00:00 GMT91561404-af28-475a-b96b-cb6cbaadd097:bb2df54e-0b2b-412b-bcbc-37552b12e2eaadmin请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1640292/adc3682-adc3682irsbr-landpattern 器件型号： ADC3682 ADC3682IRSBR 的正确焊盘布局是什么？ 数据表中具有 RSB0040F RSB0040E 、但找不到要作为主题器件型号使用哪一个。machine_translationADC3682https://e2echina.ti.com/support/machine-translation/mt-data-converters/f/mt-data-converters-forum/1086526/amc6v704/3910741Fri, 24 Apr 2026 20:32:00 GMT91561404-af28-475a-b96b-cb6cbaadd097:261b2690-f789-4c9d-8fd4-abd2dd40cd78admin请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 Hi Hirano-San, 设计人员说这个电容负载应该没有问题。 谢谢、 Erinmachine_translationhttps://e2echina.ti.com/support/machine-translation/mt-data-converters/f/mt-data-converters-forum/1086527/dac70501-dac70501-dac-39-vrefx2/3910742Fri, 24 Apr 2026 20:28:00 GMT91561404-af28-475a-b96b-cb6cbaadd097:877ece08-c576-49b0-a7a6-5a815fcde371admin请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 尊敬的 Eli： 是的、这样就可以正常工作。 从功能上讲、您需要使用 VREF x 1 设置和输出缓冲器增益 x 2 设置。 VREF 将在 VDD 范围内保持稳定、如果您只使用满标量程的 75%、则不会出现任何输出缓冲区削波问题。 谢谢、 Erinmachine_translationhttps://e2echina.ti.com/support/machine-translation/mt-data-converters/f/mt-data-converters-forum/1086527/dac70501-dac70501-dac-39-vrefx2Fri, 24 Apr 2026 16:24:00 GMT91561404-af28-475a-b96b-cb6cbaadd097:35d9759d-2ebf-49e6-b663-9c2d97462fdfadminOther Parts Discussed in Thread: DAC70501 请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1640244/dac70501-using-dac70501-dac-with-internal-vrefx2 部件号： DAC70501 您好、 我打算使用 VREFx2 配置中的 VDD = 5V +/–5%为 DAC70501 DAC 供电、但想使用内部 2.5V 基准。 这意味着理论 VREFx2 可能会超过 VDD。 假设我无论如何都不会写入超过满量程 75%的代码、那么即使 VREFx2 略高于 VDD、该器件是否会正常运行并保持在其规格范围内？ THANX、 Eli。machine_translationDAC70501https://e2echina.ti.com/support/machine-translation/mt-data-converters/f/mt-data-converters-forum/1086526/amc6v704/3910740Fri, 24 Apr 2026 14:29:00 GMT91561404-af28-475a-b96b-cb6cbaadd097:60293f87-c5e0-4e52-b2b4-c5ea554e82d8admin请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 Erin、 感谢您的答复。 我的客户希望 IDAC 驱动的激光器对噪声敏感。 为了抑制噪声、他们希望在 IDAC 输出端放置大约 1 μ F 的电容器。 您认为 这样可以吗？ 此致、 K.Hiranomachine_translationhttps://e2echina.ti.com/support/machine-translation/mt-data-converters/f/mt-data-converters-forum/1086342/ads127l18-ads127l18/3910049Fri, 24 Apr 2026 06:30:00 GMT91561404-af28-475a-b96b-cb6cbaadd097:f96cbb14-c97e-4f0a-99f9-a115e5096cfaadmin请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 感谢您的反馈。 我将在设计中进行必要的更改！machine_translationhttps://e2echina.ti.com/support/machine-translation/mt-data-converters/f/mt-data-converters-forum/1086343/adc0802-n-adc0802lnn-p-amp-adc0802lcn/3910053Fri, 24 Apr 2026 02:46:00 GMT91561404-af28-475a-b96b-cb6cbaadd097:c5dff041-53f1-44c0-8ab2-395a6dc4d03badmin请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 嗨、Joel 我看到、非常感谢你！machine_translationhttps://e2echina.ti.com/support/machine-translation/mt-data-converters/f/mt-data-converters-forum/1086342/ads127l18-ads127l18/3910048Thu, 23 Apr 2026 20:02:00 GMT91561404-af28-475a-b96b-cb6cbaadd097:c8e9f272-a817-442d-9a3f-7e8de7bdd365admin请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 你好、Kushal、 欢迎来到 TI E2E 社区。 评论/建议： 1. 检查 ADS127L18 引脚排列；看起来正确。 每个 ADC 的引脚 8 和 9 在复位/上电时配置为输出。 建议使用单个 2k 电阻将每个引脚接地、以避免一个输出高电平而另一个输出低电平。 建议使用 CAPD 电容器引脚 20、电容降至 2.2uF、但 4.7uF 可用于基本基准测试。 4. 由于采用菊花链连接、因此需要同步到每个 ADC 的相同时钟边沿。 这需要一个具有极低振铃的干净时钟。 我建议在每条时钟线路中添加一个 10 Ω 串联电阻器作为占位符、以防时钟振铃出现问题。 此外、START 引脚具有相对于 CLK 信号的精确时序要求、以确保多个 ADS127L21 正确同步。 如果您的处理器/FPGA 使用与 ADC 时钟源相同的时钟源、则需要一个外部同步电路来实现 START 信号、如下面的应用手册所示。 同步采样系统中多个宽带宽 Δ — Σ ADC 的设计注意事项（修订版 A） 6.同样来自同一应用手册、此处展示了 ADS127L18 的高级菊花链配置。 您的配置非常接近、但有一些差异、但仍然可以使用。 7.我建议 为 ADC2 和 ADC3 的 FSYNC 和 DCLK 信号添加测试点或下拉电阻器、以便轻松探测。 最终产品中不需要该功能、但在固件/硬件开发期间会很有用、可确保所有 ADC 正确同步。 此致、 Keith Nicholas 精密 ADC 应用machine_translationhttps://e2echina.ti.com/support/machine-translation/mt-data-converters/f/mt-data-converters-forum/1086526/amc6v704/3910739Thu, 23 Apr 2026 19:20:00 GMT91561404-af28-475a-b96b-cb6cbaadd097:983c185c-65b4-47ee-ba1e-f63eeb57483aadmin请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 Hi Hirano-San, 一般而言、此规格的最大值没有限制。 IDAC 输出应在多个电容器负载下保持稳定。 您是否担心特定的电容值？ 谢谢、 Erinmachine_translationhttps://e2echina.ti.com/support/machine-translation/mt-data-converters/f/mt-data-converters-forum/1086078/dac70508-dac70508-id/3909190Thu, 23 Apr 2026 18:53:00 GMT91561404-af28-475a-b96b-cb6cbaadd097:d60de698-35ee-416b-951b-30abbd0eed40admin请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 DAC 不应以 0x8816 进行响应。 因此、SPI 读取命令有边界性并应进行确认、或者器件未符合标准、我们可以考虑故障分析事件。machine_translationhttps://e2echina.ti.com/support/machine-translation/mt-data-converters/f/mt-data-converters-forum/1086079/dac8830-so-498577-dac8830icdr-cs3270103/3909198Thu, 23 Apr 2026 18:52:00 GMT91561404-af28-475a-b96b-cb6cbaadd097:74e80bd6-58a5-427e-804e-e1dff5f01887admin请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 您好、Manuel、我认为您应该从客户质量故障分析开始。 www.ti.com/.../customer-returns.htmlmachine_translationhttps://e2echina.ti.com/support/machine-translation/mt-data-converters/f/mt-data-converters-forum/1086641/adc09qj1300evm-adc09qj131g00evm-jmode2/3911162Thu, 23 Apr 2026 18:13:00 GMT91561404-af28-475a-b96b-cb6cbaadd097:1ad511a1-4230-42d1-ab7b-fcfaf7c31bb0admin请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 大家好 Bill、我确实使用 ADC 来生成 FPGA 参考时钟。 我观察到接收到的时钟频率为 50MHz（与我配置中的外部振荡器匹配）。 我已经连接了组件的寄存器转储、以提供更多上下文。 希望这有所帮助。 ADC09QJxx00 0x00 0xB0 0x02 0x00 0x10 0x00 0x29 0x80 0x2A 0x00 0x2B 0x15 0x30 0x00 0x31 0xA0 0x37 0x4B 0x3B 0x00 0x3C 0x01 0x3D 0x05 0x3E 0x14 0x3F 0x4A 0x48 0x00 0x50 0x00 0x57 0x81 0x58 0x83 0x59 0x00 0x5C 0x00 0x5D 0x41 0x61 0x01 0x62 0x01 0x65 0x01 0x68 0x61 0x6B 0x00 0x6C 0x01 0x6E 0x88 0x7A 0x00 0x7C 0x00 0x7E 0x00 0x7f 0x00 0x80 0x00 0x81 0x00 0x9D 0x01 0x160 0x00 0x200 0x01 0x201 0x02 0x202 0x1F 0x203 0x01 0x204 0x01 0x205 0x00 0x206 0x00 0x207 0x00 0x208 0x00 0x209 0x03 0x20F 0x00 0x210 0x00 0x211 0xF2 0x213 0x0F 0x270 0x00 0x29A 0x0F 0x29B 0x04 0x29C 0x1B 0x2C1 0x1F 0x2C2 0x7F 0x2C4 0x00 0x330 0x00 0x331 0x00 0x332 0x00 0x333 0x00 0x334 0x00 0x335 0x00 0x336 0x00 0x337 0x00 0x338 0x00 0x339 0x00 0x33A 0x00 0x33B 0x00 0x33C 0x00 0x33D 0x00 0x33E 0x00 0x33F 0x00 0x360 0x00 0x361 0x00 0x362 0x00 0x363 0x00 0x364 0x00 0x365 0x00 0x366 0x00 0x367 0x00 此致、 Laurentmachine_translationhttps://e2echina.ti.com/support/machine-translation/mt-data-converters/f/mt-data-converters-forum/1086080/adc12qj1600-sp-fpga-adc/3909202Thu, 23 Apr 2026 17:28:00 GMT91561404-af28-475a-b96b-cb6cbaadd097:f2254d5c-c44c-43e4-bfc3-680f773fd714admin请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。 Bill、 如果我们确实使用选项 2 并从 FPGA 生成 SYSREF、我们是否可以使用 ADC 的其中一个 PLLREFO 导出连续 SYSREF（以根据 ADC 数据表中的频谱计算出的频率）、或者 FPGA 是否需要一个进入 CLK+/-引脚的时钟副本？ 谢谢！machine_translation