This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DLPC6401未引导

Guru**** 684850 points
Other Parts Discussed in Thread: DLPC6401
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/dlp-products-group/dlp/f/dlp-products-forum/959498/dlpc6401-not-booting

器件型号:DLPC6401

大家好、

我正在为 DLPC6401开发定制 PCB。 我无法启动器件。 我已将固件映像加载到闪存芯片上、然后将芯片焊接到电路板上。 但是、POWER_ON_OFF 引脚未设置为高电平。 我也不会在 UART 上获得任何输出。 当我使用 Bus Pirate 进行 I2C 总线扫描时、未找到任何结果。

闪存总线上有活动、但似乎没有传输任何数据。 按"活动"、这就是我的意思:

  • 在 pm_addr_0至 pm_addr_7上、我看到2.10MHz、1.05MHz、528kHz、262kHz、33.9kHz、 分别为65.7kHz、32.8kHz 和16.43kHz 方波。 进一步的地址引脚还显示了频率更低的方波。
  • 在 FLASH_ce 上、我看到一个2.10MHz 的脉冲序列。 也是在 PM_OEZ 上。
  • 但是、所有数据引脚都持续处于低电平。

我使用的闪存芯片是 Cypress S29JL032J。 该芯片具有组分布方式的各种配置。 我的理解方式是、这不会影响 DLPC6401、但是我不熟悉闪存芯片、所以我不确定。 目前、我使用的是 S29JL032J70TIF020、它具有4/12/12/4 MB 布局。 这很重要吗? 我的光学引擎制造商对此不清楚。

更多信息:

  • 在 POSENSE 设置为高电平之前50ms、所有电源均处于技术规格范围内。
  • POSENSE 和 PWRGOOD 连接在一起。
  • 无论是否连接 DMD、行为都是相同的。
  • 我没有将任何东西连接到 UART_CTS 和 UART_CTS。
  • 我将 I2C_ADDR_SEL 拉为高电平还是低电平无关紧要。
  • 我从光学模块制造商处收到了闪存图像。
  • 我使用 TL866II Plus 闪存编程器刷写并验证了芯片。

在我看来、我在某种程度上使用了错误的闪存芯片、没有正确刷写芯片、或者制造商提供的图像不完整。 我非常希望有一些关于如何进行的指示。

非常感谢、

Jim

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Jim、您好!

    欢迎访问 DLP 论坛、感谢您关注 DLP 技术。

    我将咨询专家、下周晚些时候再与您联系。 我知道这是我们的假日周。

    此致、

    Vivek

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢 Vivek、我还没有收到回复。 如果能提供任何意见,将不胜感激。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Jim、

    我们的团队仍在研究此问题。 我们将在下周中旬前再次与您进行讨论。

    此致、

    梅扬克

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Jim、

    通常、闪存编程不正确、或者我们需要解决板级问题。 在切换到新闪存器件之前、是否必须尝试旧的闪存器件? 我假设旧的闪存器件封装与新的器件封装相匹配。  

    在确保闪存正常后、您还可以查看其他一些内容。

     数据表 https://www.ti.com/lit/ds/symlink/dlpc6401.pdf 

    1.所有电源都可以

    2. system_clock 引脚正常、时钟正常。

    3. 数据表中的板级测试和调试信号连接正确

    图2.  上电顺序匹配  

    此致、

    Sanjeev

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Sanjeev、

    感谢您的回复。

    切换新的闪存器件意味着什么? 没有新旧部件、我只试过一个闪存部件。 我对其进行了闪存、然后将其焊接到板上。

    1.所有电源都可以。

    2.系统时钟按预期以32MHz 运行。

    3.我仔细检查了与参考设计和数据表连接的每个引脚。 我很乐意分享我的原理图供审核。

    在我的设计中、PWRGOOD 和 POSENSE 连接在一起、在所有电源正常后大约50ms 被置为高电平。 这可能是一个问题吗?

    期待您的回复。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Jim、

    4. 如数据表图2所示。 它显示 PWRGOOD 遵循 POSENSE、如果您有 OE 供应商参考硬件、您可以立即查看它。

    此外、本节还介绍了 TSTPT 引脚 7.3.2.1校准和调试支持的状态、请确保遵循该方法。

    7.3.2程序存储器闪存/SRAM 接口-控制器尝试在 CS_1线路上连接的闪存上加载引导加载程序代码(前128KB)。  

    确保在闪存上放置有效的映像、您可以使用离线闪存编程器刚刚刻录 OE 提供的闪存映像中的前128KB 内容当您只有128KB 的内容时、您可以联系 OE 供应商以显示您需要接地的引导保持引脚、 在这种情况下、控制器将保持在引导程序模式、在此之后、您应该能够检测 USB 或通过 I2C 总线进行通信、UART0会发出一些消息。 这将显示系统上的控制器正常。

    之后、您可以尝试对完整映像文件进行编程、然后移除引导保持引脚。

    希望这对您有所帮助

    此致、

    Sanjeev

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Sanjeev、

    我将介绍 PWR 和 POSENSE 在 OE 参考设计上的行为。

    感谢您让我参考 TSTPT_[0-7]引脚。 在我的设计中、我将它们保持未连接状态、因为数据表将它们列为保留、并将它们列为具有内部下拉电阻器的状态。 此外、它表示 TI 不建议上拉 TSTPT (7:1)。 建议在 TSTPT (0)上使用一个上拉选项、但未规定为强制选项。

    我已经尝试将引导保持引脚接地、但是我在闪存芯片上存储了完整的映像。 我将在前128 KB Asap 的情况下再次尝试它、并告诉您它是如何进行的。

    感谢您的指导、我将在几天内报告。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Jim、

    感谢您的确认。 我们将等待您的调查结果。

    此致、

    梅扬克