• 状态 Resolved
  • 已锁定 已锁定
  • 个回复 5 个回复
  • 名订阅用户 0 名订阅用户
  • 次查看 80 次查看
  • 用户 0 名在线用户
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DLPC910：柔性电缆匹配

admin
Guru**** 655270 points
Other Parts Discussed in Thread: TIDA-00570, DLPC910, DLPC900
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/dlp-products-group/dlp/f/dlp-products-forum/759034/dlpc910-flex-cable-matching

器件型号：DLPC910
主题中讨论的其他器件：TIDA-00570、 DLPC900

参考设计 TIDA-00570_2514435A_HI-SPEED_DLPC910_MAIN_ESD 在 DLPC910和柔性 LGA 之间具有分流-C、串联电阻匹配网络、输出如下：RESET_ADDR[3：0]、RESET_IRQZ、RESET_MODE[1：0]、RESET_OEZ、RESET_SEL[1：0]、 RESET_STROBE。

DLPC910数据表显示这些信号为 LVDCI_33输出；但 未指定 任何阻抗或匹配要求。

参考设计原理图第11页有一条注释： "仅由于 TI 柔性电缆的阻抗不匹配而需要 RC 滤波。"

我们计划使用 Amphenol 7840-001柔性电缆将定制板连接到 DLi6500现成的开发套件。  "TI 柔性电缆"是否与 Amphenol 7840-001相同？

为什么需要匹配网络？  为什么 DCI 不够充分？  我们是否应该在定制电路板上复制 RC 匹配网络？

我注意到 DLPC900参考设计还具有 RC 匹配网络；但使用不同的 R 和 C 值、尽管连接器 LGA 封装看起来是相同的。  为什么有不同的价值观？

谢谢。

  • 0
    TI__Guru**** 655270 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    尊敬的 Andrew：

    欢迎来到 TI E2E 社区的 DLP 部分。 我将在今天结束之前再次向您介绍。

    -YKC
  • 0
    TI__Guru**** 655270 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Andrew：

    是的、TI 柔性电缆是 Amphenol 7840-001。
    DLPC900的 RC 值不同、因为 DLPC910中使用的电路(基于 Xilinx FPGA)与 DLPC900 (ASIC)不同、它们以不同的速度工作。
    如果柔性电缆阻抗 Zline 与 DMD Zload 不同、则即使使用了 DCI 输出、仍需要 RC 阻抗匹配。
    关于这些信号的建议阻抗、我将在一周内咨询专家后再与您联系。

    -YKC

  • 0
    TI__Guru**** 655270 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Andrew：

    源阻抗为 50欧姆、 由电阻器 DLPC_VRN_BANK4和 DLPC_VRP_BANK4 = 50欧姆设置。

    电缆中这些信号的线路阻抗未知、因为这是一种非常旧的设计。 您可以联系供应商了解更多详细信息。

    电路板设计人员使用 RC 值来匹配阻抗。 建议使用这些值、因为电路板已针对这些值进行了验证。

    -YKC

  • 0
    TI__Guru**** 655270 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    当您说" DMD 侧的负载阻抗也是50欧姆"时、您是指 PCB 布线阻抗吗？  输入本身为具有18、000欧姆内部下拉电阻的 LVCMOS。  源端接是驱动这些信号的最简单方法。  使用 VRN/VRP 电阻器将 DCI 编程为50欧姆。   单独使用一个额外的串联电阻器会增大此值；但是、如果需要非50欧姆电阻端接、是否不仅可以更改 VRN/VRP 电阻器？  这里有(DCI // C)+ R、这是一个异常的源端接电路、不是纯电阻电路。  请 给我更多的解释。

  • 0
    TI__Guru**** 655270 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Andrew：

    这是一种非常古老的设计。 验证了电路板的这些值。 可能已添加电容器以降低 EMI。 您可以使用这些值进行实验。 根据电流串联端接值、线路阻抗似乎为75欧姆。
    您可以使用 DCI 进行测试、以将阻抗设置为75欧姆、并避免串联端接电阻。

    -YKC