工具与软件：
您好、TI：
我们使用 LDO TPS6285018AQDRLRQ1 用于1.8V 电压代和 TPS65100 用于 生成 Voffset、Vbias 和 Vreset 电压的芯片。
我们在两个 LDO 的输入端有相同的3.3V 电源 TPS6285018AQDRLRQ1 用于1.8V 电压代和 TPS65100 驱动器芯片。
我们在上电序列期间有问题,在1.8V 可用之前 Voffset 上3.3V 可用,这 不是根据上电序列
这是否会是真正的问题？ 我认为这不应该是问题。
因为,在断电 序列期间,它提到 VCC 1.8V 可以放电,当 Voffset , Vbias 和 Vreset 是< 4V .
谢谢。此致
Srinath
尊敬的 Srinath：
我通常处理 DLP2021问题的同事本周已下班。 我将尽我的最大能力在这里为您提供支持。
我下载了 DLP2021 EVM 的设计文件、我想知道您是否具有与 EVM 类似的功率流。
我可以看到、两种设计的 LDO 输入共享3.3V 电压。 到目前为止、这是个好消息。
接下来、我的理解是、您的问题是3.3V 先于1.8V 出现？ 我不确定我看到这里的问题是什么。 请参阅 EVM 原理图中的此方框图。
您的 设计的功率流是否与以下相同？ 
我画了一条蓝线、显示了我认为您所指的内容。 我对吗？ 3.3V 应在1.8V 之前提供、因为在您的设计中、1.8V 是从3.3V 中提供的。
您是说您可以看到在为 DMD 供电的是3.3V 吗？ 这将超出规格范围、并可能因过压而严重损坏 DMD。
上电序列并没有提及我已知的任何3.3V。 您可以告诉我您的意思是什么、或者您在哪里找到了这个？
如果您不这么说、那么我的第二个想法是在施加1.8V 之前或稳定之前、V_offset、V_reset 和 V_VBIAS (我将其简称为 V_ORB)正在以某种方式导通。 请告诉我。 如果在1.8V 稳定之前对 V_ORB 进行偏置、则可能会最终显著缩短设备的寿命。
我看了一下您的1.8V 转换器、它不是 LDO。 这是一个开关转换器(BUCK)、其相关延迟时间为：
这是您看到之后点亮1.8V 的最明显原因。 我们建议您在此处使用 LDO、或在 TPS65100的使能引脚上使用某种 RC 延迟。 更多有关这方面的信息、请参阅 TPS65100数据表。
简而言之、您看到的是场景 A 
或场景 B？ 
场景 A 是好的情况、而场景 B 是坏的情况、我想您正在看到这种情况。
再次,请告诉我这两种情况中的哪一种,或者它是否与我所猜测的不同。
此致、
Michael Ly
您好、 Michael Ly、
很高兴见到您,感谢您的快速响应。
抱歉、我的错误实际上是 LDO 器件 型号 正弦值 TLV71318PQDBVRQ1 .
是的、您更正的更像场景2、
实际上 Voffset 3.3V 可用(直接输入电压),在1.8V LDO 产生之前( TLV71318PQDBVRQ1) .
Voffset 作为3.3V 的原因是、
Voffset 是升压转换器的3.3V 输入电压、直接通过电感器和二极管传递到 Voffset 电压。
如果我们未启用 PMIC TPS65100QPWPRQ1、Voffset 电压将始终 为3.3V (输入电压)。
然后 LDO 生成1.8V 电压、在可用 Voffset 为3.3V 后有一些延迟。
这真的是一个问题吗？ 如果是、什么可能是问题？ 以及任何解决方案？
在断电 序列期间,它提到 VCC 1.8V 可以放电,当 Voffset , Vbias 和 Vreset 是< 4V .
我认为这不是问题。
您能确认吗？
谢谢。此致
Srinath
Srinath,
这是非常高兴见到你也!
请允许我多花几天时间对此进行研究、并更详尽地研究原理图和数据表。 我今天无法解决这个问题、但我想纠正我在上面犯的一个错误。
[报价 userid="526102" url="~/support/dlp-products-group/dlp/f/dlp-products-forum/1394417/dlp2021-q1-dlp2021-power-up-sequence/5335832 #53353232"]
这是您看到之后点亮1.8V 的最明显原因。 我们建议您在此处使用 LDO、或在 TPS65100的使能引脚上使用某种 RC 延迟
[报价]在这里、我推荐了一个 LDO、认为您正在查看的电路具有对 EVM 应用假设的一个。 方框图中显示的情况不是这种情况、甚至说它是降压转换器。 我将进一步深入探讨这个问题。
此致、
Michael Ly
Srinath,
我与一位更熟悉这款设备的同事交谈过、并收到了一些建议。
请参阅DLP2021-Q1和 DLP3021-Q1 FPGA 用户指南(修订版 B) 中的第3.4节、了解上电和断电时序。 除此之外、请查看 DLP2021-Q1数据表第9节
请向我发送您上电和断电顺序的图片、请确保同时提供以下电压：
此外、获得关断测量也有帮助。 请提供它的示波器截图。
请注意、断电序列与上电序列无关。 此时序控制与上电时序控制无关。 请参阅 DLP2021-Q1数据表的第9.1节：
此致、
Michael Ly
Michael、您好！
感谢您的回复、
我只是查看一下加电和断电序列的建议、但这些建议针对的是 FPGA、而不是微控制器。
在我们的设计中,我们使用 Sitara AM2632控制器。
对于 Sitara 控制器的上电和断电序列要求、我们没有任何问题。
实际上 Voffset 3.3V 可用(直接输入电压),在1.8V LDO 产生之前( TLV71318PQDBVRQ1) .
Voffset 作为3.3V 的原因是、
Voffset 是升压转换器的3.3V 输入电压、直接通过电感器和二极管传递到 Voffset 电压。
如果我们未启用 PMIC TPS65100QPWPRQ1、Voffset 电压将始终 为3.3V (输入电压)。
然后 LDO 生成1.8V 电压、在可用 Voffset 为3.3V 后有一些延迟。
这真的是一个问题吗？ 如果是、什么可能是问题？ 以及任何解决方案？
谢谢。此致
Srinath
