请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：TCAN1145-Q1 工具与软件：
嗨、团队：
我计划在4MHz 上使用 SPI 时钟。
由于 fsck 的额定值为4MHz 最大值、而最小 fsck 和 fsck 的额定值为>125ns、我想知道如何考虑高于4Mhz 的时钟容差。
我认为 SCK = 4MHz 典型值应该没有问题、对吗？
有任何关于此4MHz 时钟输入容差的准则吗？
此致、
工具与软件：
嗨、团队：
我计划在4MHz 上使用 SPI 时钟。
由于 fsck 的额定值为4MHz 最大值、而最小 fsck 和 fsck 的额定值为>125ns、我想知道如何考虑高于4Mhz 的时钟容差。
我认为 SCK = 4MHz 典型值应该没有问题、对吗？
有任何关于此4MHz 时钟输入容差的准则吗？
此致、
