• 状态 Resolved
  • 已锁定 已锁定
  • 个回复 1 个回复
  • 名订阅用户 0 名订阅用户
  • 次查看 104 次查看
  • 用户 0 名在线用户
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DS125DF1610：功耗优化

admin
Guru**** 649970 points
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1087975/ds125df1610-power-consumption-optimization

部件号：DS125DF1610

尊敬的支持：

我的客户需要大幅优化计时器的功耗(以 coef x3/板为单位)。

请在以下几点上提供帮助：

  1. 根据数据表，最大功耗是在 CDR 锁定阶段。 您是否有关于存在信号时 CDR 平均锁定时间的信息？
    1. 在提供的信号中，CDR 锁定时间受到什么影响？ 位模式？
  2. 静态功耗通常为325mW，但最大为1325mW，什么原因会导致重新计时器达到最大静态功耗？
  3. 如果不需要，是否有方法可以减少信道功耗，而不是停用 DFE (但仅节省25mW)？
    1. 我们将有两个“主要”的最大功耗情况
      1. 首先是 DAC 无源电缆，没有电图，因此在这种情况下，我们可以允许重新计时器消耗5-6W (每根)
      2. 其次是 QSFP+光学模块，它将消耗1到2瓦之间的电。 在这种情况下，我们需要将重计时器功耗降低到大约3W (每个)，但与 QSFP+模块之间的轨迹长度会很短(~6 cm)，这样我们就可以停用 DFE，减少 VOD 并可能有其他一些技巧？
  4. VOD 和 EDGE 速率对功耗有何影响？ 您是否有功率估算器？
  5. 关于布局和电源，重新计时器似乎具有良好的内部功率过滤。 是否可以只使用一个 DC/DC 向3个计时器提供2.5V 电压，或者我们是否应该使用3个独立的 DC/DC 来避免芯片之间的电源噪音？
  • 0
    TI__Guru**** 649970 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    1. 根据数据表，最大功耗是在 CDR 锁定阶段。 您是否有关于存在信号时 CDR 平均锁定时间的信息。  在提供的信号中，CDR 锁定时间受到什么影响？  位模式？
      • CDR 锁定功耗是指重新计时器正在获取 CDR 锁定时的较短100毫秒时间。 获得锁定后，功耗将设置为“CDR 锁定”值
      • 这种功耗与位模式的变化可以忽略不计
      • 我们通常建议仅将“CDR 锁定”功耗用于选择系统电压调节器。 对于系统热模拟，应使用 CDR 锁定的功耗参数
    2. 静态功耗通常为325mW，但  最大为1325mW， 什么原因会导致重新计时器达到最大静态功 耗？
      • 这完全基于设备过程电压和温度的变化
    3.  如果不需要，是否有方法可以减少信道功耗，而不是停用 DFE (但仅节省25mW)？
      • 不幸的是，没有。 CDR 功能块+ EQ 控制功耗，需要启用这些块才能正常工作
    4. VOD 和 EDGE 速率对功耗有何影响？  您是否有功率估算器？
      • 它可以忽略不计。它可能在~5mW 以内
    5. 关于布局和电源，重新计时器似乎具有良好的内部功率过滤。 是否可以只使用一个 DC/DC 向3个计时器提供2.5V 电压，或者 我们是否应该使用3个独立的 DC/DC 来避免芯片之间的电源噪音？
      • 这应该是可行的。 关键是要确保电脑控制器为所有重计时器提供足够的电流，即使所有重计时器都尝试同时获取 CDR 锁。
      • 您还需要检查电源噪声级别，以确保其符合 TI 数据表中推荐的准则

    谢谢，

    罗德里戈·纳塔尔