[参考译文] SN65DPHY440SS：使用LANe0和MIPI摄像头是否有限制？

admin

Other Parts Discussed in Thread: SN65DPHY440SS

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/591207/sn65dphy440ss-are-there-restrictions-to-using-lane0-with-a-mipi-camera

部件号：SN65DPHY440SS

我们之前已将SN65DPHY440SS与某些Omnivision CMOS成像器配合使用，没有问题(使用lane 2)。最近将相同的电路(不同的布局)添加到另一个板上，但使用了Lane 0，因此不起作用。我在SN65DPHY440SS的两侧使用差分探针来确定时钟和数据信号的范围，并看到两侧的时钟看起来都正确，但只有LP数据似乎在Lane0的输出上交叉。在Lane0的输入上，我可以看到HS数据，但信号很奇怪，因为在DA0P和DA0N之间使用差分探针时，我看到了三个不同电压电平上的信号，以750mV，0V和-750mV为中心。请参阅随附的示波器捕获(每个捕获在不同时间拍摄)。对这里发生的事情有什么想法吗？

8 年多前

0 admin 8 年多前

TI__Guru**** 2465890 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好，John：

通道0具有DSI背信道。我的猜测是DB0输出未连接到兼容的DPHY Rx。它可能连接到FPGA。

此致

0 admin 8 年多前

TI__Guru**** 2465890 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Joel，

是的，它已连接到FPGA，但根据Lattice，实施的接口符合MIPI D-v规范PHY 1.1 和DSI/CSI-2规范v 1.1。

我做了几次测试，发现做一个剪切/跳线工作从Lane0移动到Lane1解决了问题，所以是的，它似乎与DSI的反向通道有某种关联

谢谢！

John

0 admin 8 年多前

TI__Guru**** 2465890 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

DPHY440的LP TX预期连接到未端接的LP RX。由于通道0路径(DA0P/N和DB0P/N)支持双向LP信令，DB0P/N LP TX连接到未端接的LP RX非常重要。如果DB0P/N LP TX连接到HS RX，则LP信令将无法达到LP11级别，这将导致DPHY440无法在Lane0上启用HS数据路径。

尝试以下操作以启用lane0 HS路径：

仅为通道0启用HS路径：
写入寄存器0x50，为HS TX路径启用8'h01 //覆盖
写寄存器0x51，启用8'h01 //HS TX路径。
使用8点钟//禁用LP路径写入寄存器0x61。
为HS RX路径写入寄存器0x70并启用8'h01 //覆盖
写入寄存器0x71，并启用8'h01 // HS RX路径。

位0是通道0

0 admin 8 年多前

TI__Guru**** 2465890 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Joel，

非常感谢您的寄存器值；我们尝试了它们，它使Lane0现在起作用。

此致，

John

接口（参考译文帖）

接口（参考译文帖）(Read Only)

[参考译文] SN65DPHY440SS：使用LANe0和MIPI摄像头是否有限制？