This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN65DSI85-Q1:双DSI至双LVDS寄存器设置问题

Guru**** 2465890 points
Other Parts Discussed in Thread: SN65DSI85

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/594751/sn65dsi85-q1-dual-dsi-to-dual-lvds-register-setting-issue

部件号:SN65DSI85-Q1
主题中讨论的其它部件:SN65DSI85

大家好,

我们在产品中使用LVDS显示器,我们希望将LVDS显示器与支持MIPI显示器的Qualcomm Snapdragon 820处理器连接起来。 为了将MIPI转换为LVDS,我们在设计中使用了SN65DSI85。

我们的用例是从处理器传输双分割DSI输出,即整个显示屏的半幅图像将传输到一个DSI 4通道端口,另一个半幅显示屏将传输到第二个DSI 4通道端口。 我们希望LVDS端的场景与LVDS1上的一个显示屏将显示完整图像的一半部分,而第二个显示屏将显示完整图像的剩余一半部分相同。

我已随案例附上寄存器设置,以下是我们的观察结果:

1) 我们可以在SN65DSI85的两个DSI端口的输入端接收DSI数据和时钟通道。

2) 我们无法在两个LVDS端口上接收LVDS信号。 一次只有一个端口工作。 我们希望两个LVDS端口同时工作。

3) 显示屏的分辨率为720p@60fps。

4) LVDS单端口上的数据有时也不起作用,有时也起作用。

是否可以有人验证寄存器设置 并告诉我们需要使用的确切设置。

e2e.ti.com/.../Setting-of-SN65DSI85.doc

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    你好,Khemraj,

    请仔细检查您是否遵循了图4中所示的初始化顺序要求。 "Reset and Initialization Timing Definition While VCC is High"(VCC为高电压时重置和初
    在转换到HS模式之前,MIPI规范要求主机将所有DSI输出驱动到LP11。

    我们还需要您检查偏移0XE5和0XE6处的IRQ寄存器。

    请分享我们检查视频定时参数所需的面板数据表。

    此致
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Joel,您好!

    感谢您的参与。 我们将验证初始化顺序和IRQ寄存器值。 同时,请参阅面板数据表中的以下信息:

    LVDS面板信息:  


    功能:  

    像素时钟频率:25MHz (最小)- 75MHz (最大)

    请验证LVDS显示的顺序与之前电子邮件中共享的寄存器设置。

    DSI信息:  

    MIPI CSI差分时钟 :180Mhz

    两个MIPI 4通道和1时钟通道端口

    分辨率:1280 x 720 @60fps  

    我们非常感谢您的回复。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Joel,您好!

    我们已检查IRQ寄存器的状态,下面是信息:

    当单个LVDS 1上的视频输出时- 0xe5 = 0x35,0xe6 = 0x2C

    当单个LVDS上没有视频输出时- 0xe5 = 0xb5,0xe6 = 0x3c

    在这两种情况下,LVDS CHB均不工作。

    请查看"完成"部分,并告诉我此问题的解决方案。

    此致,

    Khemraj

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    你好,Khemraj,

    确认LVDS时钟输出是否以正确的频率,电平,无抖动运行。

    使用下面的公式根据您的面板设置计算最小DSI时钟频率。

    流比特率= PixelClock×bpp
    流比特率= 69 x 24 = 1.656 Gbps
    所需的最小DSI时钟频率= StreamBitRate /(Min_Number_DSI_Lanes×2)
    所需的最小DSI时钟频率=1656/(4 x 2)
    所需的最小DSI时钟频率= 207 MHz

    CHA_DSI_CLK_RANGE和CHB_DSI_CLK_RANGE字段不正确。

    假设我们要将DSI Clk配置为207 MHz,CHA_DSI_CLK_RANGE应为0x29。

    确认面板在24pp时支持我们的格式1。

    请尝试内部模式。

    此致
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    e2e.ti.com/.../sn65dsi85_5F00_testpattern.txt

    Joel,您好!

    感谢您的更新。 是,面板支持Format1 @24bpp。

    以下是我们的意见。

    第一。 通过附加的测试模式寄存器设置,我们将在两个通道上输出LVDS,并在显示屏上验证模式。

    2号。 使用之前连接的DSI至LVDS配置,LVDS_CH_B上无输出 我们已经验证了信号,并且在主机端的DSI通道(DSI0和DSI1)上都有输出。 在LVDS端,我们在LVDS_CH_A上获得输出(连接显示器,显示内容),但在LVDS_CH_B上没有输出,我们在引脚53,54 (B_CLKP,B_CLKN)上获得时钟,但LVDS_CH_B的数据线上没有活动 对于LVDS输出,我们是否缺少任何东西?

    谢谢。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好,Khemraj,

    请尝试我根据面板规格生成的连接设备配置。 您可以使用DSI调谐器加载.DSI 文件并检查每个字段的配置方式。 如果您对此有任何疑问或意见,请告诉我。  我建议先尝试所附的测试图案。

    e2e.ti.com/.../DSI85_5F00_Dual_5F00_to_5F00_Dual.zip

    如果我可以完全访问面板规格,我将非常有帮助。 您可以通过电子邮件将其发送至 joel.jimenez@ti.com

    此致