This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DS100KR800:旁路模式?

Guru**** 1866200 points
Other Parts Discussed in Thread: DS100KR800
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1113585/ds100kr800-bypass-mode

器件型号:DS100KR800

你(们)好

我的客户正在 将 DS100KR800用于两个电路板之间的 FPGA SERDES 端口、他们想知道 DS100KR800是否支持 旁路模式?  

(FPGA SERDES -> DS100KR800#1) -> 2m 10G 电缆-> (DS100KR800#2 -> FPGA SERDES)

客户发现如果 DS100KR800 EQ 和 PE 都配置为0dB、眼图就更好了、 EQ 和 PE 的任何调整 都使眼图的质量变差、但眼图的质量即使在0dB 配置下也不是很好。 因此、客户希望了解:

  1.  DS100KR800是否支持旁路模式? 客户希望再次检查其 应用是否需要 DS100KR800。
  2. 当 EQ 和 PE 均配置为0dB 时、 是否可以看到 DS100KR800 处于旁路模式? 在此模式下、对信号执行什么处理?
  3. 考虑到两个电路板之间只有2m 电缆、 因此如果两个 DS100KR800之间的损耗 很小、使用 DS100KR800会导致信号质量下降吗?
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    FPGA SERDES 和 DS100KR800之间是否存在明显的插入损耗?  此外、您是否知道数据速率的奈奎斯特频率下电缆的大致插入损耗?

    1) 1) DS100KR800上没有旁路模式。  最接近这一点的是将 EQ 和去加重设置为0。

    2) 2)即使 EQ 和去加重设置为0、仍会对信号应用一些残余均衡。  请参阅下表。

    3) 3) 了解电缆的插入损耗有助于更好地解决此问题。   但是 、还有几个其他考虑因素可能会对性能产生负面影响。

    • 级联转接驱动器会向信号链添加额外抖动、因为转接驱动器没有任何 CDR 机制。
    • 如果 SERDES 1和 DS100KR800#1之间没有明显的插入损耗、信号可能会在器件的 CTLE 级中过度均衡、并进入输出驱动器的线性限制。

    您是否有任何要共享的眼图或数据?  客户对 SERDES 器件的发送设置有何控制?

    谢谢、
    Drew