[参考译文] DP83867CR：原理图审阅

您好、Ali Kaan、

很抱歉耽误你的答复。 请在下面查找我的意见。

1. 晶振连接：
   • 请将 XI、XO 上的负载电容器接地
   • 建议在 XI 和 XO 路径中使用0欧姆串联电阻的占位器
   • 请与晶体供应商联系、以获取 XO 路径中负载电容器和限流串联电阻的最佳值。
     
     
2. 电源：
   • 请按照数据表第10节的规定在每个引脚上连接电容
   • 请检查电源是否遵循数据表中提到的上电时序
     
     
3. RESET_N/INT_N：
   • 建议将 RESET_N 连接到 AM57X、因为最好在需要时有一定的自由度来复位器件。
   • RESET_N 应上拉至为 VDDIO 引脚供电的同一电源(PHY_VDDIO_3V3)、而不是任何其他3.3V 电源(在本例中为 VDD_3V3)
   • INT 引脚默认为断电。 应将其驱动为低电平、以使器件脱离断电状态。 上拉至3.3V 将不起作用。
     
     
4. MDI：
   • 您能否共享连接的磁性和连接器侧？
5. 绑带：
   • TX 偏斜设置为1ns。 这是故意的吗？ 如果是、为什么选择该选项？
   • RX 偏斜设置为3.5ns。  这是故意的吗？ 如果是、为什么选择该选项？
   • 自举信号 PHY_GPIO1未连接到引脚40、您可以检查这一点吗？

--
此致、
Gokul。