This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DP83640:CLK_OUT 源选择

Guru**** 1123240 points
Other Parts Discussed in Thread: DP83640
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1159628/dp83640-clk_out-source-selection

器件型号:DP83640

DP83640的数据表提到 CLK_OUT 引脚可配置为从 X1传递50MHz 时钟。  

请参阅随附的图片。

这在图像中显示为源极4。  

但是、我无法确定如何在 PHY 上配置它、因为似乎没有其他提到它。

如果有人能向我指出正确的方向、我会非常感激。  

谢谢、  

Matt