This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1159628/dp83640-clk_out-source-selection
DP83640的数据表提到 CLK_OUT 引脚可配置为从 X1传递50MHz 时钟。
请参阅随附的图片。
这在图像中显示为源极4。
但是、我无法确定如何在 PHY 上配置它、因为似乎没有其他提到它。
如果有人能向我指出正确的方向、我会非常感激。
谢谢、
Matt
您好、Matt、
这是一个支持有限的较旧器件。 但是、通过查看其他线程、我们可能能够找到一个有效的设置。 请尝试 清除寄存器0x14 (PTP_COC)中的位15 (PTP_CLKOUT_EN)。
此致、
Gerome
我从未设法使 CLK_OUT 函数工作或传递任何50MHz 信号。
但我似乎遇到了与此客户相同的问题：
https://e2e.ti.com/support/interface-group/interface/f/interface-forum/1099279/dp83848q-q1-output-at-clk_out-is-missing-when-in-rmii-mode-sometimes?tisearch=e2e-sitesearch&keymatch=CLK_OUT%252050MHz#
必须修改 PCB 以直接向微控制器提供 REFCLK。
